English  |  正體中文  |  简体中文  |  2822954  
???header.visitor??? :  30110705    ???header.onlineuser??? :  893
???header.sponsordeclaration???
 
臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)
???ui.leftmenu.abouttair???

???ui.leftmenu.bartitle???

???index.news???

???ui.leftmenu.copyrighttitle???

???ui.leftmenu.link???

"劉一宇"???jsp.browse.items-by-author.description???

???jsp.browse.items-by-author.back???
???jsp.browse.items-by-author.order1??? ???jsp.browse.items-by-author.order2???

Showing items 1-11 of 11  (1 Page(s) Totally)
1 
View [10|25|50] records per page

Institution Date Title Author
國立臺灣科技大學 2019 考量多元入學學生背景差異的數位邏輯設計課程改進之研究 劉一宇
國立臺灣科技大學 2019 可製造性感知的下世代前瞻佈局最佳化技術 劉一宇
國立臺灣科技大學 2018 發展用戶側分散式能源與用電管理之需量聚合服務平台 魏榮宗; 呂政修;邱偉育;劉一宇;楊念哲
元智大學 2010-04 An efficient hybrid LUT/SOP reconfigurable architecture 許博揚; 盧炳全; 劉一宇
元智大學 2010-04 Dangling-wire avoidance routing for crossbar switch structured ASIC design style 洪郼艎; 李泓毅; 許博揚; 劉一宇
元智大學 2009-05 Buffer design and optimization for LUT-based structured ASIC design styles 許博揚; 李淑婷; 陳福偉; 劉一宇
元智大學 2009-04 Performance-driven dual-rail insertion for chip-level pre-fabricated design 陳福偉; 劉一宇
元智大學 2008-03 Wire sizing alternative - An uniform dual-rail routing architecture 陳福偉; 劉一宇
元智大學 2007-06 Crosstalk-aware domino-logic synthesis 劉一宇; TingTing Hwang
元智大學 2006-10 Crosstalk minimization in logic synthesis for PLAs 劉一宇; Kuo-Hua Wang; TingTing Hwang
元智大學 2006-10 Crosstalk minimization in logic synthesis for PLAs 劉一宇; Kuo-Hua Wang; TingTing Hwang

Showing items 1-11 of 11  (1 Page(s) Totally)
1 
View [10|25|50] records per page