English  |  正體中文  |  简体中文  |  总笔数 :0  
造访人次 :  51273437    在线人数 :  537
教育部委托研究计画      计画执行:国立台湾大学图书馆
 
臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)
关于TAIR

浏览

消息

著作权

相关连结

"顏金泰"的相关文件

回到依作者浏览
依题名排序 依日期排序

显示项目 86-95 / 100 (共10页)
<< < 1 2 3 4 5 6 7 8 9 10 > >>
每页显示[10|25|50]项目

机构 日期 题名 作者
中華大學 2005 Floorplan-Aware Steiner Tree Reconstruction for Optimal Buffer Insertion 顏金泰; YAN, JIN-TAI
中華大學 2005 Optimal Shielding Insertion for Inductive Noise Avoidance 顏金泰; YAN, JIN-TAI
中華大學 2005 具有訊號完整性的SOC晶片電源供應系統設計 顏金泰
中華大學 2004 Timing-Constrained Congestion-Driven Global Routing 顏金泰; YAN, JIN-TAI
中華大學 2004 Iterative Convergence of Optimal Wire Sizing and Available Buffer Insertion for Zero-Skew Clock Tree Optimization 顏金泰; YAN, JIN-TAI
中華大學 2004 Probabilistic Congestion Prediction in Hierarchical Quad-Grid Model 顏金泰; YAN, JIN-TAI
中華大學 2004 Simultaneous Wiring and Buffer Block Planning with Optimal Wire-Sizing for Interconnect-Driven Floorplanning 顏金泰; YAN, JIN-TAI
中華大學 2004 Double Bound List: A Dynamic Contour-Based Compacted Representation of Non-Slicing Floorplans on LB-Packing Solution Model 顏金泰; YAN, JIN-TAI
中華大學 2004 A Simulated-Annealing-Based Approach for Timing-Constrained Flexibility-Driven Routing Tree Construction 顏金泰; YAN, JIN-TAI
中華大學 2003 Optimal Wire Sizing for DME-Based Zero-Skew Clock Routing 顏金泰; YAN, JIN-TAI

显示项目 86-95 / 100 (共10页)
<< < 1 2 3 4 5 6 7 8 9 10 > >>
每页显示[10|25|50]项目