臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

關於TAIR
	計畫說明

瀏覽
	典藏機構
	作者
	題名
	日期
	統計圖表
	機構即時統計
	學術趨勢

消息
	2019臺灣學術機構典藏研討會
	機構典藏系統RC7版本已發佈

著作權
	出版社及期刊政策查詢
	TAIR著作權會議記錄

相關連結
	機構典藏計畫網站
	ROAR
	OpenDOAR
	SHERPA
	OAIster
	JAIRO
	Ira
	DSPACE
	RWWR
	臺大學術典藏NTU Scholars

"馮武雄"的相關文件

回到依作者瀏覽
依題名排序	依日期排序

顯示項目 91-140 / 177 (共4頁)
<< < 1 2 3 4 > >>
每頁顯示[10|25|50]項目

機構	日期	題名	作者
國立臺灣大學	1990	An Application of an Expert System in Layout Compaction of VlSI Design	Hsiao, P. Y.; 馮武雄; Chen, H. F.; Hsiao, P. Y.; Feng, Wu-Shiung; Chen, H. F.
國立臺灣大學	1990	Generalized Terminal Connectivity Problem	Tsai, C. C.; Chen, S. J.; 馮武雄; Tsai, C. C.; Chen, S. J.; Feng, Wu-Shiung
國立臺灣大學	1990	New Algorithms Based on Multiple Storage Quadtrees in Hierarchical Compaction of VlSI Mask Layout	Hsiao, P. Y.; 馮武雄; Chen, H. F.; Hsiao, P. Y.; Feng, Wu-Shiung; Chen, H. F.
國立臺灣大學	1990	Using Multiple Storage Quad Tree on a Hierarchical VLSI Compaction Scheme	Hsiao, P. Y.; 馮武雄; Hsiao, P. Y.; Feng, Wu-Shiung
國立臺灣大學	1990	An Improved Analytical Model of Short Channel MOSFETs Suitable for Circuit Simulation	Chow, H. C.; Wang, J. H.; Kuo, J, B.; 馮武雄; Chow, H. C.; Wang, J. H.; Kuo, J, B.; Feng, Wu-Shiung
國立臺灣大學	1990	Optimal Aspect Ratios of Building Blocks for Floorplan Designs	Shih, P. H.; 馮武雄; Shih, P. H.; Feng, Wu-Shiung
國立臺灣大學	1990	Optimal Aspect Ratios of Building Blocks for Generally Structured VLSI Floorplan Design	Shih, P. H.; 馮武雄; Shih, P. H.; Feng, Wu-Shiung
國立臺灣大學	1990	Via Minimization with Associated Constraints in Three-Layer Routing Problem	Fang, S. C.; Chang, K. E.; 馮武雄; Fang, S. C.; Chang, K. E.; Feng, Wu-Shiung
國立臺灣大學	1989-12	An H-V Tile-Expansion Router	Tsai, C. C.; 陳少傑; 馮武雄; Tsai, C. C.; Chen, Sao-Jie; Feng, Wu-Shiung
臺大學術典藏	1989-12	An H-V Tile-Expansion Router	Tsai, C. C.; Chen, Sao-Jie; Feng, Wu-Shiung; Tsai, C. C.; 陳少傑; 馮武雄; Chen, Sao-Jie; Feng, Wu-Shiung
國立臺灣大學	1989-08	The Control Model for a Knowledge-Based Approach to VLSI Compaction Design	Chen, S. F. Steven; Hsiao, P. Y.; 馮武雄; Wang, W. T.; Dai, S. N.; Chen, S. F. Steven; Hsiao, P. Y.; Feng, Wu-Shiung; Wang, W. T.; Dai, S. N.
國立臺灣大學	1989-06	An Improved Control Strategy for Expert Compaction Design	Hsiao, P. Y.; Chen, H. F.; 馮武雄; Chen, S. J.; Tsai, C. C.; Hsiao, P. Y.; Chen, H. F.; Feng, Wu-Shiung; Chen, S. J.; Tsai, C. C.
國立臺灣大學	1989-06	An Improved Control Strategy for Expert Layout Compaction Design	Hsiao, P. Y.; Chen, H. F.; 馮武雄; 陳少傑; Tsai, C. C.; Hsiao, P. Y.; Chen, H. F.; Feng, Wu-Shiung; Chen, Sao-Jie; Tsai, C. C.
臺大學術典藏	1989-06	An Improved Control Strategy for Expert Layout Compaction Design	Chen, H. F.; 馮武雄; 陳少傑; Tsai, C. C.; Hsiao, P. Y.; Chen, H. F.; Feng, Wu-Shiung; Chen, Sao-Jie; Tsai, C. C.; Hsiao, P. Y.; Hsiao, P. Y.; Chen, H. F.; Feng, Wu-Shiung; Chen, Sao-Jie; Tsai, C. C.
國立臺灣大學	1989	A Novel Implementation of Pipelined Toeplitz System Solver	Jou, I. C.; Hu, Y. H.; 馮武雄; Jou, I. C.; Hu, Y. H.; Feng, Wu-Shiung
國立臺灣大學	1989	Constrained Via Minimization for Three-Layer Routing	Chang, K. E.; Jyu, H. F.; 馮武雄; Chang, K. E.; Jyu, H. F.; Feng, Wu-Shiung
國立臺灣大學	1989	Graph Contractibility Problem for VLSI Layer Assignment	Chang, K. E.; 馮武雄; Chang, K. E.; Feng, Wu-Shiung
國立臺灣大學	1989	Using Hierarchical Multiple Storage Quad Tree on a Constraint-Graph Layout Compaction	Hsiao, P. Y.; 馮武雄; Hsiao, P. Y.; Feng, Wu-Shiung
國立臺灣大學	1989	A Heuristic Scanning Line Approach for an Expert Layout Compactor	Hsiao, P. Y.; Chen, S. F. Steven; 馮武雄; Hsiao, P. Y.; Chen, S. F. Steven; Feng, Wu-Shiung
國立臺灣大學	1989	An Efficient Layer Assignment for Three-Layer Restrictive VLSI Routing	Chang, K. E.; Fang, S. C.; 馮武雄; Chang, K. E.; Fang, S. C.; Feng, Wu-Shiung
國立臺灣大學	1989	Generalized Terminal Connectivity Problem for Multi-Layer Layout Scheme	Tsai, C. C.; 馮武雄; 陳少傑; Hsiao, P, Y.; Chen, H. F.; Tsai, C. C.; Feng, Wu-Shiung; Chen, Sao-Jie; Hsiao, P, Y.; Chen, H. F.
國立臺灣大學	1989	The Pin Alignment in VLSI Routing with Movable Terminals	Chang, K. E.; Fu, C. M.; 馮武雄; Chang, K. E.; Fu, C. M.; Feng, Wu-Shiung
臺大學術典藏	1989	Generalized Terminal Connectivity Problem for Multi-Layer Layout Scheme	Tsai, C. C.; Hsiao, P, Y.; Chen, H. F.; Feng, Wu-Shiung; Chen, Sao-Jie; Tsai, C. C.; 馮武雄; 陳少傑; Hsiao, P, Y.; Chen, H. F.; Feng, Wu-Shiung; Chen, Sao-Jie; Chen, H. F.
國立臺灣大學	1988-12	An Incremental Design Rule Checking Based on Quad Tree Representations	Hsiao, P. Y.; 馮武雄; Hsiao, P. Y.; Feng, Wu-Shiung
國立臺灣大學	1988	超大型積體電路之元件模擬	龐台銘; 馮武雄; Parng, Tai-Ming; 馮武雄
國立臺灣大學	1988	積體式CAD/VLSI模擬系統	龐台銘; 馮武雄; Parng, Tai-Ming; 馮武雄
國立臺灣大學	1988	A Global Approach for Via Minimization	Jyu, H. F.; 馮武雄; Jyu, H. F.; Feng, Wu-Shiung
國立臺灣大學	1988	A Rule-Based Compactor for VLSI/CAD Mask Layout	Hsiao, P. Y.; Syau, C. Y.; 馮武雄; 龐台銘; Hsu, C. C.; Hsiao, P. Y.; Syau, C. Y.; Feng, Wu-Shiung; Parng, Tai-Ming; Hsu, C. C.
國立臺灣大學	1988	A Rule-Based Expert System for VLSI Layout Compaction	Hsiao, P. Y.; 馮武雄; Hsiao, P. Y.; Feng, Wu-Shiung
國立臺灣大學	1988	An Edge-Oriented Compaction Scheme Based on Multiple Storage Quad Tree	Hsiao, P. Y.; 馮武雄; Hsiao, P. Y.; Feng, Wu-Shiung
國立臺灣大學	1988	The Topological Order Determination for Three-Layer Channel Routing Problem	Chang, K. E.; Lai, T. H.; 馮武雄; Chang, K. E.; Lai, T. H.; Feng, Wu-Shiung
國立臺灣大學	1988	積體式CAD/VLSI模擬系統	林逢慶; 馮武雄; Lin, Ferng-Ching; 馮武雄
國立臺灣大學	1987-12	A New Dynamic Switch-Box Router	Chang, K. E.; 馮武雄; Chang, K. E.; Feng, Wu-Shiung
國立臺灣大學	1987-09	A Fault Grader	Chen, T. H.; 馮武雄; 林呈祥; Chen, T. H.; Feng, Wu-Shiung; Lin, Chen-Shang
國立臺灣大學	1987-09	Automatic Floorplan and Placement for Hierarchical Layout System	Chen, J. Y.; 馮武雄; Chen, J. Y.; Feng, Wu-Shiung
國立臺灣大學	1987-09	FAMI:A Fast Logic Minimizer for PLA Design	Maa, N. S.; 馮武雄; Maa, N. S.; Feng, Wu-Shiung
國立臺灣大學	1987-05	Hierarchical Layout System	Tsai, C. C.; Kuo, S. T.; Uang, T. C.; Wang, L. J.; Yeap, K. H.; 馮武雄; Tsai, C. C.; Kuo, S. T.; Uang, T. C.; Wang, L. J.; Yeap, K. H.; Feng, Wu-Shiung
國立臺灣大學	1987-05	Multi-Level Hierarchical Function Simulation	馮武雄; Lee, K. S.; Tu, H.; Feng, Wu-Shiung; Lee, K. S.; Tu, H.
國立臺灣大學	1987-05	The Multiple Storage Quad-Tree in Constraint-Graph Compaction of VLSI Layout	Hsiao, P. Y.; 馮武雄; Hsiao, P. Y.; Feng, Wu-Shiung
國立臺灣大學	1987	Extraction and Modeling of VLSI Cell Layout	Yeh, K. F.; 馮武雄; Yeh, K. F.; Feng, Wu-Shiung
國立臺灣大學	1987	HILAS-Hierarchical Interactive Layout System	Tsai, C. C.; 馮武雄; Tsai, C. C.; Feng, Wu-Shiung
國立臺灣大學	1987	Placement and Routing with Power/Ground	Chen, J. Y.; Wang, C. S.; Tseng, J. N.; 馮武雄; Chen, J. Y.; Wang, C. S.; Tseng, J. N.; Feng, Wu-Shiung
國立臺灣大學	1987	Two-Layer Corner-Stitching for Interactive Routing and Pushing of Schematic Editor	Kuop, S. T.; 馮武雄; Kuop, S. T.; Feng, Wu-Shiung
國立臺灣大學	1987	With Multiple Storage Quad Tree on the Constraint Graph Compaction of the VLSI Large-Cell Lay-Out-Editor	Hsiao, P. Y.; 馮武雄; Hsiao, P. Y.; Feng, Wu-Shiung
國立臺灣大學	1986-10	MOSFET Drain Breakdown Voltage	馮武雄; Chan, T. Y.; Hu, C.; Feng, Wu-Shiung; Chan, T. Y.; Hu, C.
國立臺灣大學	1986-09	Design and Implementation of Microprogrammed-Controller Synthesizer	于惠中; Parng, T. P.; 馮武雄; Chen, C. F.; Sun, L. F.; Yu, Hui-Jung; Parng, T. P.; Feng, Wu-Shiung; Chen, C. F.; Sun, L. F.
國立臺灣大學	1986-09	Design and Implementation of Schematic-Entry Generation System	馮武雄; Parng, T. P.; 于惠中; Chen, C. F.; Feng, Wu-Shiung; Parng, T. P.; Yu, Hui-Jung; Chen, C. F.
國立臺灣大學	1986-09	Hierarchical Placement System for VLSI Design	馮武雄; Parng, T. P.; 于惠中; Chen, C. F.; Feng, Wu-Shiung; Parng, T. P.; Yu, Hui-Jung; Chen, C. F.
國立臺灣大學	1986-09	HILAS-an Hierarchical and Interactive Layout Editor System	馮武雄; Parng, T. P.; 于惠中; Chen, C. F.; Feng, Wu-Shiung; Parng, T. P.; Yu, Hui-Jung; Chen, C. F.
國立臺灣大學	1986-09	Integrated Entry and Verification System for VLSI Design	馮武雄; Parng, T. P.; 于惠中; Chen, C. F.; Feng, Wu-Shiung; Parng, T. P.; Yu, Hui-Jung; Chen, C. F.

顯示項目 91-140 / 177 (共4頁)
<< < 1 2 3 4 > >>
每頁顯示[10|25|50]項目

	English \| 正體中文 \| 简体中文 \| 總筆數 :2853327
	造訪人次 : 44991783 線上人數 : 1823 教育部委託研究計畫計畫執行:國立臺灣大學圖書館