臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

關於TAIR
	計畫說明

瀏覽
	典藏機構
	作者
	題名
	日期
	統計圖表
	機構即時統計
	學術趨勢

消息
	2019臺灣學術機構典藏研討會
	機構典藏系統RC7版本已發佈

著作權
	出版社及期刊政策查詢
	TAIR著作權會議記錄

相關連結
	機構典藏計畫網站
	ROAR
	OpenDOAR
	SHERPA
	OAIster
	JAIRO
	Ira
	DSPACE
	RWWR
	臺大學術典藏NTU Scholars

"黃俊達"的相關文件

回到依作者瀏覽
依題名排序	依日期排序

顯示項目 51-75 / 196 (共8頁)
<< < 1 2 3 4 5 6 7 8 > >>
每頁顯示[10|25|50]項目

機構	日期	題名	作者
國立交通大學	2014-12-16T06:12:18Z	應用於查找表式ＦＰＧＡ的壓縮樹延遲最佳化合成演算法	黃俊達; 呂智宏; 林步青; 周景揚
國立交通大學	2014-12-13T10:51:10Z	後次微米時代新興電子設計自動化技術之研究---子計畫一：符合次世代晶片上通訊思維之具備幾何考量的系統架構合成技術(I)	黃俊達; Huang Juinn-Dar
國立交通大學	2014-12-13T10:49:46Z	以資料分析為導向之新型態電子設計自動化研究---子計畫一：採用資料分析法則之可重組態單電子電晶體陣列自動合成技術( I )	黃俊達; Huang Juinn-Dar
國立交通大學	2014-12-13T10:49:02Z	後次微米時代新興電子設計自動化技術之研究---子計畫一：符合次世代晶片上通訊思維之具備幾何考量的系統架構合成技術(II)	黃俊達; Huang Juinn-Dar
國立交通大學	2014-12-13T10:48:36Z	針對3D整合之電子設計自動化技術開發---子計畫三：針對三維規則型邏輯結構之架構探索及穩健合成系統開發(I)	黃俊達; Huang Juinn-Dar
國立交通大學	2014-12-13T10:45:02Z	針對3D整合之電子設計自動化技術開發---子計畫三：針對三維規則型邏輯結構之架構探索及穩健合成系統開發(II)	黃俊達; Huang Juinn-Dar
國立交通大學	2014-12-13T10:45:00Z	後次微米時代新興電子設計自動化技術之研究---子計畫一：符合次世代晶片上通訊思維之具備幾何考量的系統架構合成技術(III)	黃俊達; Huang Juinn-Dar
國立交通大學	2014-12-13T10:43:00Z	平行運算電子設計自動化技術研究-子計畫一：在多核心運算平台中建構應用於三維積體電路之平行設計自動化環境( I )	黃俊達; Huang Juinn-Dar
國立交通大學	2014-12-13T10:43:00Z	次世代智慧室內無線五十億級位元傳輸率之基頻傳收機技術應用與隨機運算IP-子計畫三：針對通訊數位訊號處理器從功能單元層級到系統層級之可靠性驅策的隨機性合成技術( I )	黃俊達; Huang Juinn-Dar
國立交通大學	2014-12-13T10:41:37Z	次世代智慧室內無線五十億級位元傳輸率之基頻傳收機技術應用與隨機運算IP-子計畫三：針對通訊數位訊號處理器從功能單元層級到系統層級之可靠性驅策的隨機性合成技術(2/3)	黃俊達; Huang Juinn-Dar
國立交通大學	2014-12-13T10:41:36Z	平行運算電子設計自動化技術研究-子計畫一：在多核心運算平台中建構應用於三維積體電路之平行設計自動化環境(2/3)	黃俊達; Huang Juinn-Dar
國立交通大學	2014-12-13T10:41:03Z	針對大型微流體生物晶片之設計自動化技術研發---子計畫四：應用於微流體生物晶片上之生化反應樣本製備流程( I )	黃俊達; Huang Juinn-Dar
國立交通大學	2014-12-13T10:32:01Z	平行運算電子設計自動化技術研究---子計畫一：在多核心運算平台中建構應用於三維積體電路之平行設計自動化環境( III )	黃俊達; Huang Juinn-Dar
國立交通大學	2014-12-13T10:31:42Z	E-Home核心技術之研究---子計畫五晶片上匯流排之架構設計及效能分析技術(I)	黃俊達; Huang Juinn-Dar
國立交通大學	2014-12-13T10:31:07Z	單晶片系統驗證之核心技術開發-子計畫三：以特性為基礎之功能驗證與錯誤診斷(I)	黃俊達; Huang Juinn-Dar
國立交通大學	2014-12-13T10:31:03Z	次世代智慧室內無線五十億級位元傳輸率之基頻傳收機技術應用與隨機運算IP---子計畫三：針對通訊數位訊號處理器從功能單元層級到系統層級之可靠性驅策的隨機性合成技術( III )	黃俊達; Huang Juinn-Dar
國立交通大學	2014-12-13T10:30:51Z	e-Home核心技術之研究-子計畫五：晶片上匯流排之架構設計及效能分析技術(II)	黃俊達; Huang Juinn-Dar
國立交通大學	2014-12-13T10:29:55Z	單晶片系統驗證之核心技術開發---子計畫三：以特性為基礎之功能驗證與錯誤診斷(II)	黃俊達; Huang Juinn-Dar
國立交通大學	2014-12-13T10:29:33Z	e-Home核心技術之研究---子計畫五：晶片上匯流排之架構設計及效能分析技術(III)	黃俊達; Huang Juinn-Dar
國立交通大學	2014-12-13T10:28:29Z	單晶片系統驗證之核心技術開發---子計畫三：以特性為基礎之功能驗證與錯誤診斷(III)	黃俊達; Huang Juinn-Dar
國立交通大學	2014-12-12T03:02:51Z	利用動態輸入選擇控制之低功率多工器樹設計	李南興; Li Nan-Shing; 黃俊達; Huang Juinn-Dar
國立交通大學	2014-12-12T03:02:48Z	採用循序路存取之低功率集合關聯快取記憶體架構	丁之暉; Chih-Hui Ting; 黃俊達; Juinn-Dar Huang
國立交通大學	2014-12-12T03:02:45Z	動態考慮多關鍵性迴路之效能感知佈局研究	王莉雅; 黃俊達
國立交通大學	2014-12-12T03:02:45Z	極低功率且高效能之32位元嵌入式處理器設計伴隨JPEG解碼器系統	許哲霖; Je-Ling Hsu; 黃俊達; Juinn-Dar Huang
國立交通大學	2014-12-12T03:02:44Z	應用於多週期通訊架構上達成互連資源共享之通道與暫存器配置演算法	洪玉如; 黃俊達

顯示項目 51-75 / 196 (共8頁)
<< < 1 2 3 4 5 6 7 8 > >>
每頁顯示[10|25|50]項目

	English \| 正體中文 \| 简体中文 \| 總筆數 :0
	造訪人次 : 51504221 線上人數 : 787 教育部委託研究計畫計畫執行:國立臺灣大學圖書館