臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

	English \| 正體中文 \| 简体中文 \| 總筆數 :2856408
	造訪人次 : 53364075 線上人數 : 877 教育部委託研究計畫計畫執行:國立臺灣大學圖書館

搜尋範圍

進階搜尋

登入

管理

臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

關於TAIR
	計畫說明

瀏覽
	典藏機構
	作者
	題名
	日期
	統計圖表
	機構即時統計
	學術趨勢

消息
	2019臺灣學術機構典藏研討會
	機構典藏系統RC7版本已發佈

著作權
	出版社及期刊政策查詢
	TAIR著作權會議記錄

相關連結
	機構典藏計畫網站
	ROAR
	OpenDOAR
	SHERPA
	OAIster
	JAIRO
	Ira
	DSPACE
	RWWR
	臺大學術典藏NTU Scholars

"an yeu andy wu"的相關文件

回到依作者瀏覽
依題名排序	依日期排序

顯示項目 86-95 / 312 (共32頁)
<< < 4 5 6 7 8 9 10 11 12 13 > >>
每頁顯示[10|25|50]項目

機構	日期	題名	作者
臺大學術典藏	2019-10-24T07:57:19Z	Modified Vector Rotational CORDIC (MVR-CORDIC) Algorithm and Architecture	吳安宇;AN-YEU(ANDY) WU;An-Yeu Wu;Cheng-Shing Wu; Cheng-Shing Wu; An-Yeu Wu; AN-YEU(ANDY) WU; 吳安宇
臺大學術典藏	2019-10-24T07:57:19Z	Algorithm-Based Low-Power Transform Coding Architectures: The Multirate Approach	吳安宇;AN-YEU(ANDY) WU;K. J. R. Liu;An-Yeu Wu; An-Yeu Wu; K. J. R. Liu; AN-YEU(ANDY) WU; 吳安宇
臺大學術典藏	2019-10-24T07:57:19Z	Algorithm-Based Low-Power and High-Performance Multimedia Signal Processing	吳安宇;AN-YEU(ANDY) WU;J. Chen;A. Raghupathy;An-Yeu Wu;K. J. R. Liu; K. J. R. Liu; An-Yeu Wu; A. Raghupathy; J. Chen; AN-YEU(ANDY) WU; 吳安宇
臺大學術典藏	2019-10-24T07:57:19Z	System Architecture of an Adaptive Reconfigurable DSP Computing Engine	吳安宇;AN-YEU(ANDY) WU;A. Raghupathy;K. J. R. Liu;An-Yeu Wu; An-Yeu Wu; K. J. R. Liu; A. Raghupathy; AN-YEU(ANDY) WU; 吳安宇
臺大學術典藏	2019-10-24T07:57:19Z	Split Recursive Least-Squares: Algorithms, Architectures, and Applications	吳安宇;AN-YEU(ANDY) WU;K. J. R. Liu;An-Yeu Wu; An-Yeu Wu; K. J. R. Liu; AN-YEU(ANDY) WU; 吳安宇
臺大學術典藏	2019-10-24T07:57:18Z	A Unified View for Vector Rotational CORDIC Algorithms and Architectures based on Angle Quantization Approach	吳安宇;AN-YEU(ANDY) WU;Cheng-Shing Wu;An-Yeu Wu; An-Yeu Wu; Cheng-Shing Wu; AN-YEU(ANDY) WU; 吳安宇
臺大學術典藏	2019-10-24T07:57:17Z	Soft-Threshold-Based MultiLayer Decision Feedback Equalizer (STM-DFE) Algorithm and VLSI Architecture	吳安宇;AN-YEU(ANDY) WU;A.-Y. Wu;Chih-Hsiu Lin; Chih-Hsiu Lin; A.-Y. Wu; AN-YEU(ANDY) WU; 吳安宇
臺大學術典藏	2019-10-24T07:57:17Z	High-Performance VLSI Architecture of Adaptive Decision Feedback Equalizer Based on Predictive Parallel Branch Slicer (PPBS) Scheme	吳安宇;AN-YEU(ANDY) WU;Jyh-Ting (Justin) Lai;An-Yeu Wu;Meng-Da Yang; Meng-Da Yang; An-Yeu Wu; Jyh-Ting (Justin) Lai; AN-YEU(ANDY) WU; 吳安宇
臺大學術典藏	2019-10-24T07:57:17Z	Fast Convergent Pipelined Adaptive DFE Architecture Using Post-Cursor Processing Filter Technique	吳安宇;AN-YEU(ANDY) WU;Jyh-Ting Lai;An-Yeu Wu;Meng-Da Yang; Meng-Da Yang; An-Yeu Wu; Jyh-Ting Lai; AN-YEU(ANDY) WU; 吳安宇
臺大學術典藏	2019-10-24T07:57:17Z	VLSI Design of a Variable-Length FFT/IFFT Processor for OFDM-based Communication Systems	吳安宇;AN-YEU(ANDY) WU;An-Yeu Wu;Chih-Hsiu Lin;Ching-Hua Wen;Jen-Chih Kuo; Jen-Chih Kuo; Ching-Hua Wen; Chih-Hsiu Lin; An-Yeu Wu; AN-YEU(ANDY) WU; 吳安宇

顯示項目 86-95 / 312 (共32頁)
<< < 4 5 6 7 8 9 10 11 12 13 > >>
每頁顯示[10|25|50]項目