|
English
|
正體中文
|
简体中文
|
總筆數 :2856753
|
|
造訪人次 :
53849629
線上人數 :
1082
教育部委託研究計畫 計畫執行:國立臺灣大學圖書館
|
|
|
"bhadra jayanta"的相關文件
顯示項目 1-5 / 5 (共1頁)
1
每頁顯示[10|25|50]項目
| 國立交通大學 |
2018-08-21T05:56:55Z |
Process-Variation-Aware Iddq Diagnosis for Nano-Scale CMOS Designs - The First Step
|
Chang, Chia-Ling (Lynn); Wen, Charles H. -P; Bhadra, Jayanta |
| 國立交通大學 |
2017-04-21T06:49:33Z |
Portable simulation/emulation stimulus on an industrial-strength SoC
|
Torres, Francisco; Srivastava, Rohit; Ruiz, Javier; Wen, H. -P.; Bose, Mrinal; Bhadra, Jayanta |
| 國立交通大學 |
2014-12-08T15:24:33Z |
An Intelligent Analysis of Iddq Data for Chip Classification in Very Deep-Submicron (VDSM) CMOS Technology
|
Chang, Chia-Ling (Lynn); Chang, Chia-Ching (Austin); Chan, Hui-Ling; Wen, Charles H. -P.; Bhadra, Jayanta |
| 國立交通大學 |
2014-12-08T15:19:58Z |
Speeding up Bounded Sequential Equivalence Checking with Cross-Timeframe State-Pair Constraints from Data Learning
|
Chang, Chia-Ling(Lynn); Wen, Charles H. -P.; Bhadra, Jayanta |
| 國立交通大學 |
2014-12-08T15:12:33Z |
An incremental learning framework for estimating signal controllability in unit-level verification
|
Wen, Charles H. -P.; Wang, Li-C.; Bhadra, Jayanta |
顯示項目 1-5 / 5 (共1頁)
1
每頁顯示[10|25|50]項目
|
