臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

	English \| 正體中文 \| 简体中文 \| 總筆數 :0
	造訪人次 : 51713920 線上人數 : 795 教育部委託研究計畫計畫執行:國立臺灣大學圖書館

搜尋範圍

進階搜尋

登入

管理

臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

關於TAIR
	計畫說明

瀏覽
	典藏機構
	作者
	題名
	日期
	統計圖表
	機構即時統計
	學術趨勢

消息
	2019臺灣學術機構典藏研討會
	機構典藏系統RC7版本已發佈

著作權
	出版社及期刊政策查詢
	TAIR著作權會議記錄

相關連結
	機構典藏計畫網站
	ROAR
	OpenDOAR
	SHERPA
	OAIster
	JAIRO
	Ira
	DSPACE
	RWWR
	臺大學術典藏NTU Scholars

"chun yao wang"的相關文件

回到依作者瀏覽
依題名排序	依日期排序

顯示項目 6-15 / 54 (共6頁)
1 2 3 4 5 6 > >>
每頁顯示[10|25|50]項目

機構	日期	題名	作者
元智大學	Jun-16	Diagnosis and Synthesis for Defective Reconfigurable Single-Electron Transistor Arrays	陳勇志; Ching-Yi Huang; Yun-Jui Li; Chian-Wei Liu; Chun-Yao Wang; Suman Datta; Vijaykrishnan Narayanan
元智大學	Dec-20	A New Necessary Condition for Threshold Function Identification	Chia-Chun Lin; Chin-Heng Liu; Chun-Yao Wang; 陳勇志
元智大學	Dec-19	Threshold Function Identification by Redundancy Removal and Comprehensive Weight Assignments	陳勇志; Chin-Heng Liu; Chia-Chun Lin; Chia-Cheng Wu; Chun-Yao Wang; Shigeru Yamashita
元智大學	Dec-18	On Synthesizing Memristor-Based Logic Circuits with Minimal Operational Pulses	陳勇志; Hsin-Pei Wang; Chia-Chun Lin; Chia-Cheng Wu; Chun-Yao Wang
元智大學	Dec-15	Synthesis for Width Minimization in the Single-Electron Transistor Array	陳勇志; Chian-Wei Liu; Chang-En Chiang; Ching-Yi Huang; Chun-Yao Wang; Suman Datta; Vijaykrishnan Narayanan
元智大學	Dec-15	Synthesis for Width Minimization in the Single-Electron Transistor Array	陳勇志; Chian-Wei Liu; Chang-En Chiang; Ching-Yi Huang; Chun-Yao Wang; Suman Datta; Vijaykrishnan Narayanan
元智大學	Apr-21	Diagnosis for Reconfigurable Single-Electron Transistor Arrays with a More Generalized Defect Model	陳勇志; Chia-Cheng Wu; Yi-Hsiang Hu; Chia-Chun Lin; Juinn-Dar Huang; Chun-Yao Wang
元智大學	Apr-17	Dynamic Diagnosis for Defective Reconfigurable Single-Electron Transistor Arrays	陳勇志; Yun-Jui Li; Ching-Yi Huang; Chia-Cheng Wu; Chun-Yao Wang; Suman Datta; Vijaykrishnan Narayanan
元智大學	Apr-15	Correctness Analysis and Power Optimization for Probabilistic Boolean Circuits	陳勇志; Ching-Yi Huang; Zheng-Shan Yu; Tung-Chen Tsou; Chun-Yao Wang
元智大學	2021/1/18	A General Equivalence Checking Framework for Multivalued Logic	陳勇志; Chia-Chun Lin; Hsin-Ping Yen; Sheng-Hsiu Wei; Pei-Pei Chen; Chun-Yao Wang

顯示項目 6-15 / 54 (共6頁)
1 2 3 4 5 6 > >>
每頁顯示[10|25|50]項目