|
English
|
正體中文
|
简体中文
|
总笔数 :0
|
|
造访人次 :
51595293
在线人数 :
1005
教育部委托研究计画 计画执行:国立台湾大学图书馆
|
|
|
"chung chung ping"的相关文件
显示项目 6-30 / 82 (共4页)
1 2 3 4 > >>
每页显示[10|25|50]项目
| 國立交通大學 |
2016-03-29T00:01:15Z |
降低自適應變換的計算複雜性
|
鍾崇斌; CHUNG CHUNG-PING |
| 國立交通大學 |
2016-03-28T08:17:28Z |
降低自適應變換的計算複雜性
|
鍾崇斌; CHUNG CHUNG-PING |
| 國立交通大學 |
2015-12-02T02:59:19Z |
Reconfigurable Custom Functional Unit Generation and Exploitation for Multiple-Issue Processors
|
Wu, I-Wei; Shann, Jean Jyh-Jiun; Chung, Chung-Ping |
| 國立交通大學 |
2015-11-26T00:57:21Z |
低功耗高效能多核心視訊解碼器設計
|
翁綜禧; Weng, Tsung-Hsi; 鍾崇斌; Chung, Chung-Ping |
| 國立交通大學 |
2015-07-21T11:20:38Z |
Extended Instruction Exploration for Multiple-Issue Architectures
|
Wu, I-Wei; Shann, Jean Jyh-Jiun; Hsu, Wei-Chung; Chung, Chung-Ping |
| 國立交通大學 |
2014-12-16T06:15:48Z |
RUN-TIME RECONFIGURABLE FABRIC FOR 3D TEXTURE FILTERING SYSTEM
|
WANG, Wei-Ting; YANG, Hui-Chin; HSU, R-Ming; CHUNG, Chung-Ping |
| 國立交通大學 |
2014-12-16T06:15:23Z |
DYNAMIC RECONFIGURABLE HETEROGENEOUS PROCESSOR ARCHITECTURE WITH LOAD BALANCING AND DYNAMIC ALLOCATION METHOD THEREOF
|
CHUNG Chung-Ping; Yang Hui-Chin; Chen Yi-Chi |
| 國立交通大學 |
2014-12-16T06:14:48Z |
DYNAMIC RECONFIGURABLE HETEROGENEOUS PROCESSOR ARCHITECTURE WITH LOAD BALANCING AND DYNAMIC ALLOCATION METHOD THEREOF
|
CHUNG Chung-Ping; YANG Hui-Chin; CHEN Yi-Chi |
| 國立交通大學 |
2014-12-16T06:13:48Z |
Dynamic reconfigurable heterogeneous processor architecture with load balancing and dynamic allocation method thereof
|
Chung Chung-Ping; Yang Hui-Chin; Chen Yi-Chi |
| 國立交通大學 |
2014-12-13T10:51:45Z |
高效能3D繪圖處理器關鍵技術之研究
|
鍾崇斌; CHUNG CHUNG-PING |
| 國立交通大學 |
2014-12-13T10:51:12Z |
內嵌式微處理器系統設計與實作---子計畫二：ARM 處理器指令/程式壓縮/解壓縮之設計與實作
|
鍾崇斌; CHUNG CHUNG-PING |
| 國立交通大學 |
2014-12-13T10:50:39Z |
瀑布執行之處理器模型---以循序控制電路複雜度達到亂序執行效能
|
鍾崇斌; CHUNG CHUNG-PING |
| 國立交通大學 |
2014-12-13T10:49:47Z |
具深度資訊的多視角、可適性之次世代視訊編碼其計算平行度與記憶體管理硬體關鍵技術研究
|
鍾崇斌; CHUNG CHUNG-PING |
| 國立交通大學 |
2014-12-13T10:48:42Z |
高效能多功能行動嵌入式多核心處理器關鍵技術之研究
|
鍾崇斌; CHUNG CHUNG-PING |
| 國立交通大學 |
2014-12-13T10:47:53Z |
瀑布執行之處理器模型---以循序控制電路複雜度達到亂序執行效能
|
鍾崇斌; CHUNG CHUNG-PING |
| 國立交通大學 |
2014-12-13T10:46:37Z |
適用於Web伺服器之可延伸式計算機系統設計(I)
|
鍾崇斌; CHUNG CHUNG-PING |
| 國立交通大學 |
2014-12-13T10:45:46Z |
瀑布執行之處理器模型---以循序控制電路複雜度達到亂序執行效能
|
鍾崇斌; CHUNG CHUNG-PING |
| 國立交通大學 |
2014-12-13T10:44:53Z |
高效能多功能行動嵌入式多核心處理器關鍵技術之研究
|
鍾崇斌; CHUNG CHUNG-PING |
| 國立交通大學 |
2014-12-13T10:42:18Z |
高效能多功能行動嵌入式多核心處理器關鍵技術之研究
|
鍾崇斌; CHUNG CHUNG-PING |
| 國立交通大學 |
2014-12-13T10:41:53Z |
具深度資訊的多視角、可適性之次世代視訊編碼其計算平行度與記憶體管理硬體關鍵技術研究
|
鍾崇斌; CHUNG CHUNG-PING |
| 國立交通大學 |
2014-12-13T10:40:59Z |
細微平行度邏輯語言並行處理機之研究
|
鍾崇斌; CHUNG CHUNG-PING |
| 國立交通大學 |
2014-12-13T10:40:50Z |
超純量處理機記憶體系統之研究
|
鍾崇斌; CHUNG CHUNG-PING |
| 國立交通大學 |
2014-12-13T10:39:51Z |
細微平行度邏輯語言並行處理機之研究
|
鍾崇斌; CHUNG CHUNG-PING |
| 國立交通大學 |
2014-12-13T10:39:48Z |
電腦系統中心---超純量多處理機記憶體系統之研究與設計---總計畫
|
鍾崇斌; CHUNG CHUNG-PING |
| 國立交通大學 |
2014-12-13T10:39:29Z |
超純量多處理機記憶體系統之研究與設計
|
鍾崇斌; CHUNG CHUNG-PING |
显示项目 6-30 / 82 (共4页)
1 2 3 4 > >>
每页显示[10|25|50]项目
|
