English  |  正體中文  |  简体中文  |  2817115  
???header.visitor??? :  27647926    ???header.onlineuser??? :  651
???header.sponsordeclaration???
 
臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)
???ui.leftmenu.abouttair???

???ui.leftmenu.bartitle???

???index.news???

???ui.leftmenu.copyrighttitle???

???ui.leftmenu.link???

"chung ping chung"???jsp.browse.items-by-author.description???

???jsp.browse.items-by-author.back???
???jsp.browse.items-by-author.order1??? ???jsp.browse.items-by-author.order2???

Showing items 51-65 of 65  (3 Page(s) Totally)
<< < 1 2 3 
View [10|25|50] records per page

Institution Date Title Author
國立交通大學 2014-12-12T01:59:43Z 在直接平行指令集運算架構中處理失速週期 顏先駿; Hsien-Chun Yen; 鍾崇斌; Chung-Ping Chung
國立交通大學 2014-12-12T01:57:15Z 在可重組系統中使用動態重組排程方式增加3D顯像程式的效能 李孟道; Meng-Tao Lee; 鍾崇斌; Chung-Ping Chung
國立交通大學 2014-12-12T01:57:11Z 應用在叢集式超長指令集處理器的叢集間低成本通訊方法 吳智斌; Chih-pin Wu; 鍾崇斌; Chung-Ping Chung
國立交通大學 2014-12-12T01:56:26Z 由執行資料引導的草稿記憶體動態載入程式之研究 宋宜叡; I-Jui Sung; 鍾崇斌; Chung-Ping Chung
國立交通大學 2014-12-12T01:52:26Z 利用運算重排發揮H.264中去方塊濾波器的平行度 王薏婷; Wang, Yi-Ting; 鍾崇斌; Chung, Ping-Chung
國立交通大學 2014-12-12T01:19:21Z 提早載入:在深管線處理器設計下隱藏載入使用延遲 張順傑; Shun-Chieh Chang; 鍾崇斌; Chung-Ping Chung
國立交通大學 2014-12-12T01:13:18Z 藉由改變巨方塊中資料運算的順序以提升去方塊濾波器的效能 陳泰霖; Tai-Lin Chen; 鍾崇斌; Chung-Ping Chung
國立中山大學 2003 Data Item Placement for Load and Storage Balancing Yung-Cheng Ma;Jih-Ching Chiu;Tien-Fu Chen;Chung-Ping Chung
國立中山大學 2002 Design of Instruction Address Queue for High Degree X86 Superscalar Architectures Jih-Ching Chiu;Michael Jin-Yi Wang;Chung-Ping Chung
國立中山大學 2001 High-Bandwidth X86 Instruction Fetching Based on Instruction Pointer Table Jih-Ching Chiu;Chung-Ping Chung
國立中山大學 2000-12 The Fetch Mechanism Issue Of X86 Superscalar Processors with Fetch Rules Jih-Ching Chiu;Chung-Ping Chung
國立中山大學 2000-09 Design of instruction stream buffer with trace support for X86 processors Jih-Ching Chiu;I-Huan Huang;Chung-Ping Chung
國立中山大學 1999-05 Survey of Instruction Fetch/Decode Unit and Data Load/Store Unit of X86 Superscalar Microprocessors R-Ming Shiu;Jih-Ching Chiu;Yuh-Horng Shiau;Jean Jyh-Jiun Shann;Chung-Ping Chung
國立中山大學 1999-04 Design and Implementation of Instruction Fetch/Decode Unit and Data Load/Store Unit of X86 Superscalar Microprocessors R-Ming Shiu;Jih-Ching Chiu;Yuh-Horng Shiau;Jean Jyh-Jiun Shann;Chung-Ping Chung
國立中山大學 1997-10 Instruction Cache Prefetching with Extended BTB Shi-An Chi;R-Ming Shiu;Jih-Ching Chiu;Si-En Chang;Chung-Ping Chung

Showing items 51-65 of 65  (3 Page(s) Totally)
<< < 1 2 3 
View [10|25|50] records per page