|
English
|
正體中文
|
简体中文
|
Total items :0
|
|
Visitors :
51497534
Online Users :
792
Project Commissioned by the Ministry of Education
Project Executed by National Taiwan University Library
|
|
|
|
Taiwan Academic Institutional Repository >
Browse by Author
|
"chung steve s"
Showing items 46-70 of 136 (6 Page(s) Totally)
<< < 1 2 3 4 5 6 > >>
View [10|25|50] records per page
| 國立交通大學 |
2016-03-29T00:01:14Z |
低功耗互補式穿隧場效電晶體的設計與製作 (I)
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2016-03-28T08:17:32Z |
高性能先進三維閘極CMOS應變元件設計-元件至電路的考量( III )
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2016-03-28T08:17:22Z |
低功耗互補式穿隧場效電晶體的設計與製作 (I)
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2016-03-28T00:04:19Z |
The understanding on the evolution of stress-induced gate leakage in high-k dielectric metal-oxide-field-effect transistor by random-telegraph-noise measurement
|
Hsieh, E. R.; Chung, Steve S. |
| 國立交通大學 |
2015-12-02T03:00:54Z |
The Observation of BTI-induced RTN Traps in Inversion and Accumulation Modes on HfO2 High-k Metal Gate 28nm CMOS Devices
|
Wu, P. C.; Hsieh, E. R.; Lu, P. Y.; Chung, Steve S.; Chang, K. Y.; Liu, C. H.; Ke, J. C.; Yang, C. W.; Tsai, C. T. |
| 國立交通大學 |
2015-12-02T02:59:13Z |
Impact of the TiN barrier layer on the positive bias temperature instabilities of high-k/metal-gate field effect transistors
|
Huang, Da-Cheng; Gong, Jeng; Huang, Chih-Fang; Chung, Steve S. |
| 國立交通大學 |
2015-11-26T01:07:58Z |
運用隨機電報訊號方法分析三閘極電晶體的多層級氧化層陷阱
|
蔡侑璉; Tsai, You-Lian; 莊紹勳; Chung, Steve S. |
| 國立交通大學 |
2015-11-26T01:06:42Z |
二氧化鉿電阻式記憶體多位元操作之隨機電報雜訊分析
|
黃英傑; Huang, Ying-Jie; 莊紹勳; Chung, Steve S. |
| 國立交通大學 |
2015-07-21T08:31:06Z |
Gate Current Variation: A New Theory and Practice on Investigating the Off-State Leakage of Trigate MOSFETs and the Power Dissipation of SRAM
|
Hsieh, E. R.; Lin, S. T.; Chung, Steve S.; Huang, R. M.; Tsai, C. T.; Jung, L. T. |
| 國立交通大學 |
2014-12-16T06:15:13Z |
Structure and process of basic complementary logic gate made by junctionless transistors
|
Chung Steve S.; Hsieh E. R. |
| 國立交通大學 |
2014-12-13T10:51:52Z |
張力型矽鍺奈米CMOS元件通道工程及可靠性關鍵問題研究(III)
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2014-12-13T10:51:36Z |
高速操作及高資料保存特性SONOS型式快閃記憶體之研究
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2014-12-13T10:51:21Z |
混合基片奈米CMOS元件技術中各種應力效應對傳輸特性及可靠性影響的研究
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2014-12-13T10:49:40Z |
下一世代高性能及高可靠性的N通道MOS元件設計及量測技術探討
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2014-12-13T10:49:26Z |
利用氘化及氮化處理製備高可靠性薄閘氧化層深次微米NMOS元件
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2014-12-13T10:49:24Z |
用於快閃式記憶元件及電路性能與可靠性模擬的元件模式
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2014-12-13T10:48:12Z |
混合基片奈米CMOS元件技術中各種應力效應對傳輸特性及可靠性影響的研究
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2014-12-13T10:48:01Z |
高性能先進三維閘極CMOS應變元件設計-元件至電路的考量 (II)
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2014-12-13T10:46:04Z |
奈米CMOS元件不均勻、雜和氧化層缺陷導致臨限電壓變異之研究(I)
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2014-12-13T10:45:16Z |
下一世代高性能及高可靠性的N通道MOS元件設計及量測技術探討
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2014-12-13T10:43:18Z |
先進奈米應力結構CMOS元件性能與可靠性變異之研究
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2014-12-13T10:42:09Z |
下一世代高性能及高可靠性的N通道MOS元件設計及量測技術探討
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2014-12-13T10:41:33Z |
先進奈米應力結構CMOS元件性能與可靠性變異之研究
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2014-12-13T10:40:23Z |
次微米MOS元件在非熱平衡下含氧化層傷害之熱電子閘極電流模式
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2014-12-13T10:39:39Z |
EPROM記憶元件中熱電子效應的可靠性研究
|
莊紹勳; Chung Steve S |
Showing items 46-70 of 136 (6 Page(s) Totally)
<< < 1 2 3 4 5 6 > >>
View [10|25|50] records per page
|
