English  |  正體中文  |  简体中文  |  Total items :0  
Visitors :  51413121    Online Users :  799
Project Commissioned by the Ministry of Education
Project Executed by National Taiwan University Library
 
臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)
About TAIR

Browse By

News

Copyright

Related Links

"chung steve s"

Return to Browse by Author
Sorting by Title Sort by Date

Showing items 76-125 of 136  (3 Page(s) Totally)
<< < 1 2 3 > >>
View [10|25|50] records per page

Institution Date Title Author
國立交通大學 2014-12-13T10:37:02Z P通道快閃式記憶元件在長時間寫入抹除後由熱載子導致的可靠性問題研究 莊紹勳; Chung Steve S
國立交通大學 2014-12-13T10:37:00Z 薄閘氧化層深次微米n-MOS元件的熱載子可靠性分析 莊紹勳; Chung Steve S
國立交通大學 2014-12-13T10:36:37Z 先進奈米應力結構CMOS元件性能與可靠性變異之研究 莊紹勳; Chung Steve S
國立交通大學 2014-12-13T10:36:04Z 利用電荷幫浦分佈法研究深次微米N型MOS元件電漿製程傷害之可靠性 莊紹勳; Chung Steve S
國立交通大學 2014-12-13T10:35:13Z 不同型摻雜材料浮動閘極快閃式記憶元件可靠性問題之研究 莊紹勳; Chung Steve S
國立交通大學 2014-12-13T10:34:54Z 超薄氮化閘極氧化層奈米CMOS元件可靠性的新方法研究 莊紹勳; Chung Steve S
國立交通大學 2014-12-13T10:34:26Z 先進低電壓低功率及高效能快閃式記憶體之研究(II) 莊紹勳; Chung Steve S
國立交通大學 2014-12-13T10:34:13Z 先進低電壓低功率及高效能快閃式記憶體之研究(III) 莊紹勳; Chung Steve S
國立交通大學 2014-12-13T10:33:04Z 高介電氧化層奈米CMOS元件可靠性關鍵問題及界面量測技術研究(I) 莊紹勳; Chung Steve S
國立交通大學 2014-12-13T10:31:43Z 採用高層次操作模式及閘氧化層的高性能及可靠性SONOS快閃記憶體之研究(I) 莊紹勳; Chung Steve S
國立交通大學 2014-12-13T10:31:32Z 高介電氧化層奈米CMOS元件可靠性關鍵問題及界面量測技術研究(II) 莊紹勳; Chung Steve S
國立交通大學 2014-12-13T10:31:15Z 張力型矽鍺奈米CMOS元件通道工程及可靠性關鍵問題研究(I) 莊紹勳; Chung Steve S
國立交通大學 2014-12-13T10:31:11Z 採用高層次操作模式及閘氧化層的高性能及可靠性SONOS快閃記憶體之研究(II) 莊紹勳; Chung Steve S
國立交通大學 2014-12-13T10:31:03Z 高性能先進三維閘極CMOS應變元件設計---元件至電路的考量(I) 莊紹勳; Chung Steve S
國立交通大學 2014-12-13T10:29:57Z 採用高層次操作模式及閘氧化層的高性能及可靠性SONOS快閃記憶體之研究(III) 莊紹勳; Chung Steve S
國立交通大學 2014-12-13T10:29:56Z 張力型矽鍺奈米CMOS元件通道工程及可靠性關鍵問題研究(II) 莊紹勳; Chung Steve S
國立交通大學 2014-12-13T10:29:48Z 高速操作及高資料保存特性SONOS型式快閃記憶體之研究 莊紹勳; Chung Steve S
國立交通大學 2014-12-13T10:29:10Z 混合基片奈米CMOS元件技術中各種應力效應對傳輸特性及可靠性影響的研究 莊紹勳; Chung Steve S
國立交通大學 2014-12-13T10:28:38Z 高速操作及高資料保存特性SONOS型式快閃記憶體之研究 莊紹勳; Chung Steve S
國立交通大學 2014-12-12T02:44:43Z 雙介電層低功耗電阻式記憶體之設計與導通機制探討 莊嘉暉; Chuang, Chia-Hui; 莊紹勳; Chung, Steve S.
國立交通大學 2014-12-12T02:44:42Z 三維金氧半電晶體基本邏輯閘電路的變異性模型 洪健珉; Hung,Chien-Ming; 莊紹勳; Chung,Steve S.
國立交通大學 2014-12-12T02:36:52Z 二氧化鉿高介電層之N通道金氧半電晶體氧化層缺陷研究 伍邦齊; Wu, Pang-Chi; 莊紹勳; Chung, Steve S.
國立交通大學 2014-12-12T02:36:45Z 二氧化鉿電阻式記憶體之探討與隨機電報雜訊分析 陳敬翰; Chen, Ching-Han; 莊紹勳; Chung, Steve S.
國立交通大學 2014-12-12T02:36:44Z 閘極漏電流的變異對三維金氧半電晶體的影響 林尚墩; Lin, Shang Tun; 莊紹勳; Chung, Steve S.
國立交通大學 2014-12-12T02:36:39Z U型多重讀寫氮化矽快閃式記憶體之耐久性及資料保存探討 王漢樽; Wang, Han-Tsun; 莊紹勳; Chung, Steve S.
國立交通大學 2014-12-12T01:55:13Z CMOS製程相容U型多重讀寫氮化矽快閃式記憶體之物理機制與可靠性探討 蔡政達; Tsai, Cheng-Ta; 莊紹勳; Chung, Steve S.
國立交通大學 2014-12-12T01:55:06Z 使用新的量測方法探討三面閘極金氧半電晶體 氧化層隨機陷阱造成之擾動效應 蔡漢旻; Tsai, Hanmin; 莊紹勳; Chung, Steve S.
國立交通大學 2014-12-12T01:37:27Z 決定高效能蕭特基金氧半場效應電晶體傳輸參數的新實驗方法 鄭士嵩; Cheng, Xhiz-Song; 莊紹勳; Chung, Steve S.
國立交通大學 2014-12-12T01:37:18Z 應變矽CMOS元件中隨機摻雜與隨機界面缺陷引起的臨界電壓變異度研究 程政穎; Cheng, Cheng-Ying; 莊紹勳; Chung, Steve-S.
國立交通大學 2014-12-12T01:27:11Z 二氧化鉿薄膜電阻式隨機存取記憶體之轉換機制及可靠度探討 王振鵬; Wang, Jen-Peng; 莊紹勳; Chung, Steve S.
國立交通大學 2014-12-12T01:27:07Z 隨機電報訊號量測於高閘極介電層N通道金氧半電晶體汲極電流波動之探討 張健宏; Chang, Chien-Hung; 莊紹勳; Chung, Steve S.
國立交通大學 2014-12-12T01:27:03Z 奈米級蕭特基金氧半場效電晶體之載子傳輸特性與通道背向散射研究 鄧安舜; Teng, An-Shun; 莊紹勳; Chung, Steve S.
國立交通大學 2014-12-12T01:27:01Z 隨機電報訊號量測法應用於前瞻CMOS元件應變技術引致的汲極電流不穩定性之研究 林米華; Lin, Mi-Hua; 莊紹勳; Chung, Steve S.
國立交通大學 2014-12-08T15:48:21Z New Observation of an Abnormal Leakage Current in Advanced CMOS Devices with Short Channel Lengths Down to 50nm and Beyond Hsieh, E. R.; Chung, Steve S.; Lin, Y. H.; Tsai, C. H.; Liu, P. W.; Tsai, C. T.; Ma, G. H.; Chien, S. C.; Sun, S. W.
國立交通大學 2014-12-08T15:47:46Z The investigation of charge loss mechanism in a two-bit wrapped-gate nitride storage nonvolatile memory Ho, Y. H.; Chung, Steve S.; Chen, H. H.
國立交通大學 2014-12-08T15:45:54Z The Observation of Trapping and Detrapping Effects in High-k Gate Dielectric MOSFETs by a New Gate Current Random Telegraph Noise (I(G)-RTN) Approach Chang, C. M.; Chung, Steve S.; Hsieh, Y. S.; Cheng, L. W.; Tsai, C. T.; Ma, G. H.; Chien, S. C.; Sun, S. W.
國立交通大學 2014-12-08T15:45:53Z More Strain and Less Stress- The Guideline for Developing High-End Strained CMOS Technologies with Acceptable Reliability Chung, Steve S.; Hsieh, E. R.; Huang, D. C.; Lai, C. S.; Tsai, C. H.; Liu, P. W.; Lin, Y. H.; Tsai, C. T.; Ma, G. H.; Chien, S. C.; Sun, S. W.
國立交通大學 2014-12-08T15:39:25Z The Understanding of Strain-Induced Device Degradation in Advanced MOSFETs with Process-Induced Strain Technology of 65nm Node and Beyond Lin, M. H.; Hsieh, E. R.; Chung, Steve S.; Tsai, C. H.; Liu, P. W.; Lin, Y. H.; Tsai, C. T.; Ma, G. H.
國立交通大學 2014-12-08T15:36:22Z The understanding of the drain-current fluctuation in a silicon-carbon source-drain strained n-channel metal-oxide-semiconductor field-effect transistors Hsieh, E. R.; Chung, Steve S.
國立交通大學 2014-12-08T15:33:48Z The Variability Issues in Small Scale Trigate CMOS Devices: Random Dopant and Trap Induced Fluctuations Chung, Steve S.
國立交通大學 2014-12-08T15:33:16Z Experimental Observation on the Random Dopant Fluctuation of Small Scale Trigate CMOS Devices Chung, Steve S.
國立交通大學 2014-12-08T15:32:43Z The Understanding of the Bulk Trigate MOSFET's Reliability Through the Manipulation of RTN Traps Hsieh, E. R.; Wu, P. C.; Chung, Steve S.; Tsai, C. H.; Huang, R. M.; Tsai, C. T.
國立交通大學 2014-12-08T15:32:12Z The Physical Insights Into an Abnormal Erratic Behavior in the Resistance Random Access Memory Huang, Y. J.; Chung, Steve S.; Lee, H. Y.; Chen, Y. S.; Chen, F. T.; Gu, P. Y.; Tsai, M. -J.
國立交通大學 2014-12-08T15:30:46Z The Understanding of Multi-level RTN in Trigate MOSFETs Through the 2D Profiling of Traps and Its Impact on SRAM Performance: A New Failure Mechanism Found Hsieh, E. R.; Tsai, Y. L.; Chung, Steve S.; Tsai, C. H.; Huang, R. M.; Tsai, C. T.
國立交通大學 2014-12-08T15:29:05Z Low Voltage and High Speed SONOS Flash Memory Technology: The Strategies and the Reliabilities Chung, Steve S.
國立交通大學 2014-12-08T15:28:53Z The mechanisms of random trap fluctuation in metal oxide semiconductor field effect transistors Hsieh, E. R.; Chung, Steve S.
國立交通大學 2014-12-08T15:28:09Z Extension of Moore's Law Via Strained Technologies-The Strategies and Challenges Chung, Steve S.
國立交通大學 2014-12-08T15:25:08Z Reliability issues for high performance nanoscale CMOS technologies with channel mobility enhancing schemes Chung, Steve S.
國立交通大學 2014-12-08T15:24:57Z New observations on the uniaxial and biaxial strain-induced hot carrier and NBTI Reliabilities for 65nm node CMOS devices and beyond Chung, Steve S.; Huang, D. C.; Tsai, Y. J.; Lai, C. S.; Tsai, C. H.; Liu, P. W.; Lin, Y. H.; Tsai, C. T.; Ma, G. H.; Chien, S. C.; Sun, S. W.
國立交通大學 2014-12-08T15:24:57Z Understanding of the leakage components and its correlation to the oxide scaling on the SONOS cell endurance and retention Chen, C. H.; Chiang, P. Y.; Chung, Steve S.; Chen, Terry; Chou, George C. W.; Chu, C. H.

Showing items 76-125 of 136  (3 Page(s) Totally)
<< < 1 2 3 > >>
View [10|25|50] records per page