| 國立交通大學 |
2017-04-21T06:49:47Z |
The RTN Measurement Technique on Leakage Path Finding in Advanced High-k Metal Gate CMOS Devices
|
Hsieh, E. R.; Lu, P. Y.; Chung, Steve S.; Ke, J. C.; Yang, C. W.; Tsai, C. T.; Yew, T. R. |
| 國立交通大學 |
2017-04-21T06:49:45Z |
3D-TCAD Simulation Study of the Novel T-FinFET Structure for Sub-14nm Metal-Oxide-Semiconductor Field-Effect Transistor
|
Chou, Chen-Han; Hsu, Chung-Chun; Chung, Steve S.; Chien, Chao-Hsin |
| 國立交通大學 |
2017-04-21T06:49:45Z |
Design of Complementary Tilt-gate TFETs with SiGe/Si and III-V Integrations Feasible for Ultra-low-power Applications
|
Hsieh, E. R.; Lin, Y. S.; Zhao, Y. B.; Liu, C. H.; Chien, C. H.; Chung, Steve S. |
| 國立交通大學 |
2017-04-21T06:49:28Z |
The Impact of the Three-Dimensional Gate on the Trigate FinFETs
|
Chung, Steve S. |
| 國立交通大學 |
2017-04-21T06:49:14Z |
A Circuit Level Variability Prediction of Basic Logic Gates in Advanced Trigate CMOS Technology
|
Hsieh, E. R.; Hung, C. M.; Wang, T. Y.; Chung, Steve S.; Huang, R. M.; Tsai, C. T.; Yew, T. R. |
| 國立交通大學 |
2017-04-21T06:49:09Z |
An Innovative 1T1R Dipole Dynamic Random Access Memory (DiRAM) featuring High Speed, Ultra-low power, and Low Voltage Operation
|
Hsieh, E. R.; Chuang, C. H.; Chung, Steve S. |
| 國立交通大學 |
2017-04-21T06:49:07Z |
Recent Advances of RTN Technique Towards the Understanding of the Gate Dielectric Reliability in Trigate FinFETs
|
Chung, Steve S. |
| 國立交通大學 |
2017-04-21T06:49:07Z |
Experimental Techniques on the Understanding of the Charge Loss in a SONOS Nitride-storage Nonvolatile Memory
|
Hsieh, E. R.; Wang, H. T.; Chung, Steve S.; Chang, Wayne; Wang, S. D.; Chen, C. H. |
| 國立交通大學 |
2017-04-21T06:49:02Z |
A Novel One Transistor Resistance-Gate Nonvolatile Memory
|
Chung, Steve S.; Hsieh, E. R.; Yang, S. P.; Chuang, C. H. |
| 國立交通大學 |
2017-04-21T06:48:53Z |
The Random Dopant and Gate Oxide Variations in Trigate MOSFETs
|
Chung, Steve S. |
| 國立交通大學 |
2017-04-21T06:48:48Z |
3D-TCAD Simulation Study of the Contact All Around T-FinFET Structure for 10nm Metal-Oxide-Semiconductor Field-Effect Transistor
|
Chou, Chen-Han; Hsu, Chung-Chun; Yeh, Wen-Kuan; Chung, Steve S.; Chien, Chao-Hsin |
| 國立交通大學 |
2017-04-21T06:48:46Z |
A Novel One Transistor Non-volatile Memory Feasible for NOR and NAND Applications in IoT Era
|
Chung, Steve S.; Hsieh, E. R.; Yang, S. P.; Chuang, C. H. |
| 國立交通大學 |
2017-04-21T06:48:32Z |
Demonstration of 3D Vertical RRAM with Ultra Low-leakage, High-selectivity and Self-compliance Memory Cells
|
Luo, Qing; Xu, Xiaoxin; Liu, Hongtao; Lv, Hangbing; Gong, Tiancheng; Long, Shibing; Liu, Qi; Sun, Haitao; Banerjee, Writam; Li, Ling; Gao, Jianfeng; Lu, Nianduan; Chung, Steve S.; Li, Jing; Liu, Ming |
| 國立交通大學 |
2017-04-21T06:48:18Z |
The Demonstration of Low-cost and Logic Process Fully-Compatible OTP Memory on Advanced HKMG CMOS with a Newly found Dielectric Fuse Breakdown
|
Hsieh, E. R.; Huang, Z. H.; Chung, Steve S.; Ke, J. C.; Yang, C. W.; Tsai, C. T.; Yew, T. R. |
| 國立交通大學 |
2017-04-21T06:48:17Z |
High Performance Design of Tunneling FET for Low Voltage/Power Applications: Strategies and Solutions
|
Chung, Steve S. |
| 國立交通大學 |
2016-03-29T00:01:14Z |
低功耗互補式穿隧場效電晶體的設計與製作 (I)
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2016-03-28T08:17:32Z |
高性能先進三維閘極CMOS應變元件設計-元件至電路的考量( III )
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2016-03-28T08:17:22Z |
低功耗互補式穿隧場效電晶體的設計與製作 (I)
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2016-03-28T00:04:19Z |
The understanding on the evolution of stress-induced gate leakage in high-k dielectric metal-oxide-field-effect transistor by random-telegraph-noise measurement
|
Hsieh, E. R.; Chung, Steve S. |
| 國立交通大學 |
2015-12-02T03:00:54Z |
The Observation of BTI-induced RTN Traps in Inversion and Accumulation Modes on HfO2 High-k Metal Gate 28nm CMOS Devices
|
Wu, P. C.; Hsieh, E. R.; Lu, P. Y.; Chung, Steve S.; Chang, K. Y.; Liu, C. H.; Ke, J. C.; Yang, C. W.; Tsai, C. T. |
| 國立交通大學 |
2015-12-02T02:59:13Z |
Impact of the TiN barrier layer on the positive bias temperature instabilities of high-k/metal-gate field effect transistors
|
Huang, Da-Cheng; Gong, Jeng; Huang, Chih-Fang; Chung, Steve S. |
| 國立交通大學 |
2015-11-26T01:07:58Z |
運用隨機電報訊號方法分析三閘極電晶體的多層級氧化層陷阱
|
蔡侑璉; Tsai, You-Lian; 莊紹勳; Chung, Steve S. |
| 國立交通大學 |
2015-11-26T01:06:42Z |
二氧化鉿電阻式記憶體多位元操作之隨機電報雜訊分析
|
黃英傑; Huang, Ying-Jie; 莊紹勳; Chung, Steve S. |
| 國立交通大學 |
2015-07-21T08:31:06Z |
Gate Current Variation: A New Theory and Practice on Investigating the Off-State Leakage of Trigate MOSFETs and the Power Dissipation of SRAM
|
Hsieh, E. R.; Lin, S. T.; Chung, Steve S.; Huang, R. M.; Tsai, C. T.; Jung, L. T. |
| 國立交通大學 |
2014-12-16T06:15:13Z |
Structure and process of basic complementary logic gate made by junctionless transistors
|
Chung Steve S.; Hsieh E. R. |
| 國立交通大學 |
2014-12-13T10:51:52Z |
張力型矽鍺奈米CMOS元件通道工程及可靠性關鍵問題研究(III)
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2014-12-13T10:51:36Z |
高速操作及高資料保存特性SONOS型式快閃記憶體之研究
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2014-12-13T10:51:21Z |
混合基片奈米CMOS元件技術中各種應力效應對傳輸特性及可靠性影響的研究
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2014-12-13T10:49:40Z |
下一世代高性能及高可靠性的N通道MOS元件設計及量測技術探討
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2014-12-13T10:49:26Z |
利用氘化及氮化處理製備高可靠性薄閘氧化層深次微米NMOS元件
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2014-12-13T10:49:24Z |
用於快閃式記憶元件及電路性能與可靠性模擬的元件模式
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2014-12-13T10:48:12Z |
混合基片奈米CMOS元件技術中各種應力效應對傳輸特性及可靠性影響的研究
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2014-12-13T10:48:01Z |
高性能先進三維閘極CMOS應變元件設計-元件至電路的考量 (II)
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2014-12-13T10:46:04Z |
奈米CMOS元件不均勻、雜和氧化層缺陷導致臨限電壓變異之研究(I)
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2014-12-13T10:45:16Z |
下一世代高性能及高可靠性的N通道MOS元件設計及量測技術探討
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2014-12-13T10:43:18Z |
先進奈米應力結構CMOS元件性能與可靠性變異之研究
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2014-12-13T10:42:09Z |
下一世代高性能及高可靠性的N通道MOS元件設計及量測技術探討
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2014-12-13T10:41:33Z |
先進奈米應力結構CMOS元件性能與可靠性變異之研究
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2014-12-13T10:40:23Z |
次微米MOS元件在非熱平衡下含氧化層傷害之熱電子閘極電流模式
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2014-12-13T10:39:39Z |
EPROM記憶元件中熱電子效應的可靠性研究
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2014-12-13T10:39:34Z |
先進低電壓低功率及高效能快閃式記憶體之研究(I)
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2014-12-13T10:39:32Z |
高介電閘氧化層深次微米MOS元件電漿製程傷害可靠性之研究
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2014-12-13T10:39:22Z |
次微米MOS元件中反向短通道效應特性分析與模式
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2014-12-13T10:39:09Z |
具有反向短通道效應N型MOS元件性能及可靠性的研究
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2014-12-13T10:39:03Z |
快閃式記憶元件熱電子效應的可靠性分析
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2014-12-13T10:37:02Z |
P通道快閃式記憶元件在長時間寫入抹除後由熱載子導致的可靠性問題研究
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2014-12-13T10:37:00Z |
薄閘氧化層深次微米n-MOS元件的熱載子可靠性分析
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2014-12-13T10:36:37Z |
先進奈米應力結構CMOS元件性能與可靠性變異之研究
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2014-12-13T10:36:04Z |
利用電荷幫浦分佈法研究深次微米N型MOS元件電漿製程傷害之可靠性
|
莊紹勳; Chung Steve S |
| 國立交通大學 |
2014-12-13T10:35:13Z |
不同型摻雜材料浮動閘極快閃式記憶元件可靠性問題之研究
|
莊紹勳; Chung Steve S |
