臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

	English \| 正體中文 \| 简体中文 \| 總筆數 :0
	造訪人次 : 51502441 線上人數 : 712 教育部委託研究計畫計畫執行:國立臺灣大學圖書館

搜尋範圍

進階搜尋

登入

管理

臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

關於TAIR
	計畫說明

瀏覽
	典藏機構
	作者
	題名
	日期
	統計圖表
	機構即時統計
	學術趨勢

消息
	2019臺灣學術機構典藏研討會
	機構典藏系統RC7版本已發佈

著作權
	出版社及期刊政策查詢
	TAIR著作權會議記錄

相關連結
	機構典藏計畫網站
	ROAR
	OpenDOAR
	SHERPA
	OAIster
	JAIRO
	Ira
	DSPACE
	RWWR
	臺大學術典藏NTU Scholars

"chung yang huang"的相關文件

回到依作者瀏覽
依題名排序	依日期排序

顯示項目 26-35 / 46 (共5頁)
<< < 1 2 3 4 5 > >>
每頁顯示[10|25|50]項目

機構	日期	題名	作者
臺大學術典藏	2018-09-10T08:18:34Z	Automatic Constraint Generation for Guided Random Simulation	Hu-Hsi Yeh;Chung-Yang (Ric) Huang; Hu-Hsi Yeh; Chung-Yang (Ric) Huang; CHUNG-YANG HUANG
臺大學術典藏	2018-09-10T08:18:33Z	To SAT or Not to SAT: Scalable Exploration of Functional Dependency	Jie-Hong R. Jiang;Chih-Chun Lee;Alan Mishchenko;Chung-Yang (Ric) Huang; Jie-Hong R. Jiang; Chih-Chun Lee; Alan Mishchenko; Chung-Yang (Ric) Huang; CHUNG-YANG HUANG; JIE-HONG JIANG
臺大學術典藏	2018-09-10T07:42:21Z	Solving Constraint Satisfiability Problem for Automatic Generation of Design Verification Vectors	R.C.-Y. Huang; K.-T. Cheng; CHUNG-YANG HUANG
臺大學術典藏	2018-09-10T07:42:21Z	A False-Path Aware Formal Static Timing Analyzer Considering Simultaneous Input Transitions	Shih-Heng Tsai;Chung-Yang (Ric) Huang; Shih-Heng Tsai; Chung-Yang (Ric) Huang; CHUNG-YANG HUANG
臺大學術典藏	2018-09-10T07:42:21Z	Interpolant Generation without Constructing Resolution Graph	Chih-Jen Hsu;Shao-Lun Huang;Chia-An Wu;Chung-Yang (Ric) Huang; Chih-Jen Hsu; Shao-Lun Huang; Chia-An Wu; Chung-Yang (Ric) Huang; CHUNG-YANG HUANG
臺大學術典藏	2018-09-10T07:42:21Z	Electronic Design Automation: Synthesis, Verification, and Test	L-T. Wang;K-T. Cheng;Y-W. Chang;C-Y. Huang;et. al.; L-T. Wang; K-T. Cheng; Y-W. Chang; C-Y. Huang; et. al.; CHUNG-YANG HUANG
臺大學術典藏	2018-09-10T07:08:52Z	Libra - A Library-Independent Framework for Post-Layout Performance Optimization	R.C.-Y. Huang; Y. Wang; K.-T. Cheng; CHUNG-YANG HUANG
臺大學術典藏	2018-09-10T07:08:52Z	A New Extended Finite State Machine (EFSM) Model for RTL Design Verification	R.C.-Y. Huang; K.-T. Cheng; CHUNG-YANG HUANG
臺大學術典藏	2018-09-10T07:08:52Z	Improving Constant-Coefficient Multiplier Verification by Partial Product Identification	Chao-Yue (Colby) Lai; Chung-Yang (Ric) Huang; Kei-Yong Khoo; CHUNG-YANG HUANG
臺大學術典藏	2018-09-10T07:08:52Z	Speeding Up SoC Virtual Platform Simulation by Data-Dependency Aware Virtual Synchronization	Kuen-Huei Lin;Siao-Jie Cai;Chung-Yang (Ric) Huang; Kuen-Huei Lin; Siao-Jie Cai; Chung-Yang (Ric) Huang; CHUNG-YANG HUANG

顯示項目 26-35 / 46 (共5頁)
<< < 1 2 3 4 5 > >>
每頁顯示[10|25|50]項目