臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

	English \| 正體中文 \| 简体中文 \| 總筆數 :2823698
	造訪人次 : 30511572 線上人數 : 1207 教育部委託研究計畫計畫執行:國立臺灣大學圖書館

搜尋範圍

進階搜尋

登入

管理

臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

關於TAIR
	計畫說明

瀏覽
	典藏機構
	作者
	題名
	日期
	統計圖表
	機構即時統計
	學術趨勢

消息
	2019臺灣學術機構典藏研討會
	機構典藏系統RC7版本已發佈

著作權
	出版社及期刊政策查詢
	TAIR著作權會議記錄

相關連結
	機構典藏計畫網站
	ROAR
	OpenDOAR
	SHERPA
	OAIster
	JAIRO
	Ira
	DSPACE
	RWWR
	臺大學術典藏NTU Scholars

"j l huang"的相關文件

回到依作者瀏覽
依題名排序	依日期排序

顯示項目 1-10 / 72 (共8頁)
1 2 3 4 5 6 7 8 > >>
每頁顯示[10|25|50]項目

機構	日期	題名	作者
臺大學術典藏	2018-09-10T15:26:16Z	Design, automation, and test for low-power and reliable flexible electronics	T.-C. Huang;J.-L. Huang;K.-T. Cheng; T.-C. Huang; J.-L. Huang; K.-T. Cheng; JIUN-LANG HUANG
臺大學術典藏	2018-09-10T15:26:16Z	A Test-Application-Count Based Learning Technique for Test Time Reduction	G.-Y. Lin;K.-H. Tsai;J.-L. Huang;W.-T. Cheng; G.-Y. Lin; K.-H. Tsai; J.-L. Huang; W.-T. Cheng; JIUN-LANG HUANG
臺大學術典藏	2018-09-10T15:00:40Z	FPGA-Based Subset Sum Delay Lines	C.-Y. Wang;Y.-Y. Chen;J.-L. Huang;X.-L. Huang; C.-Y. Wang; Y.-Y. Chen; J.-L. Huang; X.-L. Huang; JIUN-LANG HUANG
臺大學術典藏	2018-09-10T09:50:53Z	Fault Scrambling Techniques for Yield Enhancement of Embedded Memories	S.-K. Lu;H.-C. Jheng;M. Hashizume;J.-L. Huang;P. Ning; S.-K. Lu; H.-C. Jheng; M. Hashizume; J.-L. Huang; P. Ning; JIUN-LANG HUANG
臺大學術典藏	2018-09-10T09:50:52Z	Synergistic reliability and yield enhancement techniques for embedded SRAMs	S.-K. Lu;H.-H. Huang;J.-L. Huang;P. Ning; S.-K. Lu; H.-H. Huang; J.-L. Huang; P. Ning; JIUN-LANG HUANG
臺大學術典藏	2018-09-10T09:50:52Z	Improve speed path identification with suspect path expressions	J.-L. Huang;K.-H. Tsai;Y.-P. Liu;R. Guo;M. Sharma;W.-T. Cheng; J.-L. Huang; K.-H. Tsai; Y.-P. Liu; R. Guo; M. Sharma; W.-T. Cheng; JIUN-LANG HUANG
臺大學術典藏	2018-09-10T09:50:52Z	A mutual characterization based SAR ADC self-testing technique	H.-J. Lin;X.-L. Huang;J.-L. Huang; H.-J. Lin; X.-L. Huang; J.-L. Huang; JIUN-LANG HUANG
臺大學術典藏	2018-09-10T09:50:52Z	A circular pipeline processing based deterministic parallel test pattern generator	K.-W. Yeh;J.-L. Huang;H.-J. Chao;L.-T. Wang; K.-W. Yeh; J.-L. Huang; H.-J. Chao; L.-T. Wang; JIUN-LANG HUANG
臺大學術典藏	2018-09-10T09:50:52Z	Implementation of programmable delay lines on off-the-shelf FPGAs	Y.-Y. Chen;J.-L. Huang;T. Kuo; Y.-Y. Chen; J.-L. Huang; T. Kuo; JIUN-LANG HUANG
臺大學術典藏	2018-09-10T09:50:52Z	An IDDQ-Based Source Driver IC Design-for-Test Technique	S.-S. Lin;C.-L. Kao;J.-L. Huang;C.-C. Lee;X.-L. Huang; S.-S. Lin; C.-L. Kao; J.-L. Huang; C.-C. Lee; X.-L. Huang; JIUN-LANG HUANG

顯示項目 1-10 / 72 (共8頁)
1 2 3 4 5 6 7 8 > >>
每頁顯示[10|25|50]項目