|
English
|
正體中文
|
简体中文
|
總筆數 :0
|
|
造訪人次 :
51396308
線上人數 :
1065
教育部委託研究計畫 計畫執行:國立臺灣大學圖書館
|
|
|
"jiang hui ru"的相關文件
顯示項目 1-10 / 20 (共2頁)
1 2 > >>
每頁顯示[10|25|50]項目
| 國立交通大學 |
2018-01-24T07:42:25Z |
增量式佈局及邏輯閘尺寸調整以降低靜態功率消耗
|
施淨友; 陳宏明; 江蕙如; Shih, Ching-Yu; Chen, Hung-Ming; Jiang, Hui-Ru |
| 國立交通大學 |
2018-01-24T07:41:38Z |
考慮先進製程下同時多重導線之時序導向繞線層分配
|
楊停佑; 江蕙如; Yang, Ting-You; Jiang, Hui-Ru |
| 國立交通大學 |
2018-01-24T07:40:05Z |
使用多屬金屬線段並有效節省功耗與面積之保持時間修正技術
|
邱緯綸; 江蕙如; Chiu, Wei-Lun; Jiang, Hui-Ru |
| 國立交通大學 |
2017-04-21T06:49:39Z |
Performance constraints aware voltage islands generation in SoC floorplan design
|
Lu, Ming-Ching; Wu, Meng-Chen; Chen, Hung-Ming; Jiang, Hui-Ru |
| 國立交通大學 |
2015-11-26T01:07:37Z |
應用於三維積體電路之矽穿孔延遲測量器
|
何承曄; Ho, Cheng-Yeh; 江蕙如; 蔡嘉明; Jiang, Hui-Ru; Tsai, Chia-Ming |
| 國立交通大學 |
2015-11-26T01:07:28Z |
應用於三維積體電路之電路分層與成本估計
|
詹証琪; Chan, Cheng-Chi; 江蕙如; Jiang, Hui-Ru |
| 國立交通大學 |
2015-11-26T01:02:48Z |
使用有效的電路刺激產生法與邏輯修正以加速產品上市時間之研究
|
鄭安哲; Cheng, An-Che; 江蕙如; 周景揚; Jiang, Hui-Ru; Jou, Jing-Yang |
| 國立交通大學 |
2015-11-26T01:02:41Z |
因應電路微幅更新之快速的時序與時脈樹悲觀性分析
|
李承睿; Li, Cheng-Ruei; 江蕙如; Jiang, Hui-Ru |
| 國立交通大學 |
2015-11-26T00:55:33Z |
新穎的微影技術製程熱點偵測平臺
|
余彥廷; Yu, Yen-Ting; 江蕙如; Jiang, Hui-Ru |
| 國立交通大學 |
2014-12-16T06:14:54Z |
METHOD OF IMPLEMENTING TIMING ENGINEERING CHANGE ORDER
|
Chang Hua-Yu; Jiang Hui-Ru; Chang Yao-Wen |
顯示項目 1-10 / 20 (共2頁)
1 2 > >>
每頁顯示[10|25|50]項目
|
