|
English
|
正體中文
|
简体中文
|
總筆數 :0
|
|
造訪人次 :
51333820
線上人數 :
621
教育部委託研究計畫 計畫執行:國立臺灣大學圖書館
|
|
|
"jiang ihr"的相關文件
顯示項目 1-5 / 5 (共1頁)
1
每頁顯示[10|25|50]項目
| 國立交通大學 |
2014-12-08T15:46:03Z |
Internet-based hierarchical floorplan design
|
Lin, JH; Jou, JY; Jiang, IHR |
| 國立交通大學 |
2014-12-08T15:44:51Z |
Crosstalk-driven interconnect optimization by simultaneous gate and wire sizing
|
Jiang, IHR; Chang, YW; Jou, JY |
| 國立交通大學 |
2014-12-08T15:39:16Z |
Simultaneous floorplan and buffer-block optimization
|
Jiang, IHR; Chang, YW; Jou, JY; Chao, KY |
| 國立交通大學 |
2014-12-08T15:26:50Z |
On placement and routing of wafer scale memory
|
Sung, LA; Jiang, IHR; Chang, YW; Jou, JY; Wu, JC; Feng, TS |
| 國立交通大學 |
2014-12-08T15:17:44Z |
Reliable crosstalk-driven interconnect optimization
|
Jiang, IHR; Pan, SR; Chang, YW; Jou, JY |
顯示項目 1-5 / 5 (共1頁)
1
每頁顯示[10|25|50]項目
|
