臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

關於TAIR
	計畫說明

瀏覽
	典藏機構
	作者
	題名
	日期
	統計圖表
	機構即時統計
	學術趨勢

消息
	2019臺灣學術機構典藏研討會
	機構典藏系統RC7版本已發佈

著作權
	出版社及期刊政策查詢
	TAIR著作權會議記錄

相關連結
	機構典藏計畫網站
	ROAR
	OpenDOAR
	SHERPA
	OAIster
	JAIRO
	Ira
	DSPACE
	RWWR
	臺大學術典藏NTU Scholars

"jing yang jou"的相關文件

回到依作者瀏覽
依題名排序	依日期排序

顯示項目 1-25 / 44 (共2頁)
1 2 > >>
每頁顯示[10|25|50]項目

機構	日期	題名	作者
國立交通大學	2014-12-12T03:11:19Z	具有能量判斷操作於遲滯模式和脈波寬度調變模式之最小化互穩壓單電感雙輸出切換式直流電壓轉換器	鄭鈞元; Chun-Yuan Cheng; 陳科宏; 周景揚; Ke-Horng Chen; Jing-Yang Jou
國立交通大學	2014-12-12T03:07:43Z	超大型積體電路功率估測及功率分佈繪圖之研究	黃恆亮; Heng-Liang Huang; 周景揚; Jing-Yang Jou
國立交通大學	2014-12-12T03:03:30Z	降低晶片上匯流排雜訊之匯流排編碼技術之研究	涂尚瑋; Shang-Wei Tu; 周景揚; Jing-Yang Jou
國立交通大學	2014-12-12T03:03:08Z	單晶片網路系統的階層式架構	林煌凱; Huang-Kai Lin; 周景揚; Jing-Yang Jou
國立交通大學	2014-12-12T03:02:25Z	矽智產設計的功率估測方法之研究	許智揚; Chih-Yang Hsu; 周景揚; 劉建男; Jing-Yang Jou; Chien-Nan Liu
國立交通大學	2014-12-12T03:00:27Z	快速傅立業轉換在軟硬體共同設計之研究	林煌翔; Huang-Cang Lin; 周景揚; Jing-Yang Jou
國立交通大學	2014-12-12T02:52:13Z	應用在硬式即時系統的頻寬裁演算法	林步青; Bu-Ching Lin; 周景揚; Jing-Yang Jou
國立交通大學	2014-12-12T02:52:06Z	在電路延遲限制下降低晶片上匯流排功率消耗之有彈性之匯流排編碼技	林子為; Tzu-Wei Lin; 周景揚; Jing-Yang Jou
國立交通大學	2014-12-12T02:52:05Z	電子系統層級上的設計方法－以正交多頻多工系統為例	陳冠豪; 周景揚; Jing-Yang Jou
國立交通大學	2014-12-12T02:47:39Z	針對偵測及診斷設計錯誤之演算法之研究	顏嘉志; Chia-Chih Yen; 周景揚; Jing-Yang Jou
國立交通大學	2014-12-12T02:30:46Z	針對系統晶片匯流排功能驗證之研究	林惠敏; Hue-Min Lin; 周景揚; Jing-Yang Jou
國立交通大學	2014-12-12T02:30:46Z	針對管線化快速傅利葉轉換處理器的字元長度最佳化之研究	林忠毅; Tson-Yee Lin; 周景揚; Jing-Yang Jou
國立交通大學	2014-12-12T02:30:46Z	針對電晶體電路之階層模組粹取	林詣偉; Yi-Wei Lin; 周景揚; Jing-Yang Jou
國立交通大學	2014-12-12T02:30:37Z	針對加速電路模擬之區塊層級休眠特性研究	溫衍權; Yen-Chuan Wen; 周景揚; Jing-Yang Jou
國立交通大學	2014-12-12T02:28:15Z	硬體規格描述語言設計之錯誤診斷	石哲華; Che-Hua Shih; 周景揚; Jing-Yang Jou
國立交通大學	2014-12-12T02:28:12Z	電晶體層級電路描述之邏輯粹取	黃自立; Lily Huang; 周景揚; Jing-Yang Jou
國立交通大學	2014-12-12T02:28:12Z	限定輸出誤差之乘法器自動合成	林昭斌; Chaobin Lin; 周景揚; Jing-Yang Jou
國立交通大學	2014-12-12T02:26:09Z	基於基因演算法應用於異質性網路單晶片之任務排程方法	謝萬熹; Wan-Hsi Hsieh; 周景揚; Jing-Yang Jou
國立交通大學	2014-12-12T02:25:33Z	針對複雜數位設計上功能驗證的電腦輔助技術之研究	劉建男; Chien-Nan Liu; 周景揚; Jing-Yang Jou
國立交通大學	2014-12-12T02:25:30Z	針對應用硬體規格描述語言之電路設計的功能性錯誤診斷	江泰盈; Tai-Ying Chiang; 周景揚; Jing-Yang Jou
國立交通大學	2014-12-12T02:25:25Z	佈局導向的自動乘法器產生之研究	楊雅琪; Ya-chi Yang; 周景揚; Jing-yang Jou
國立交通大學	2014-12-12T02:25:24Z	暫存器轉換階層硬體描述語言之硬體合成及相關圖形理論之研究	林恆民; Hen-Ming Lin; 周景揚; Jing-Yang Jou
國立交通大學	2014-12-12T02:25:24Z	複合式用戶可規劃閘陣列之技術映射	莊咸和; Hsien-Ho Chuang; 周景揚; 項春申; Jing-Yang Jou; C. Bernard Shung
國立交通大學	2014-12-12T02:25:04Z	應用於介面相符驗證之處理程序層級的功能涵蓋	蘇曼勻; Man-Yun Su; 周景揚; Jing-Yang Jou
國立交通大學	2014-12-12T02:23:10Z	針對 Verilog 到 VHDL 轉譯之研究	林亮宇; Liang-Yu Lin; 周景揚; Jing-Yang Jou

顯示項目 1-25 / 44 (共2頁)
1 2 > >>
每頁顯示[10|25|50]項目

	English \| 正體中文 \| 简体中文 \| 總筆數 :0
	造訪人次 : 51123672 線上人數 : 740 教育部委託研究計畫計畫執行:國立臺灣大學圖書館