| 國立交通大學 |
2019-04-02T06:04:37Z |
A Formal Method to Improve SystemVerilog Functional Coverage
|
Cheng, An-Che; Yen, Chia-Chih; Jou, Jing-Yang |
| 臺大學術典藏 |
2018-09-10T03:29:38Z |
Crosstalk-driven interconnect optimization by simultaneous gate and wire sizing
|
Jiang, Iris Hui-Ru; Chang, Yao-Wen; Jou, Jing-Yang; YAO-WEN CHANG |
| 臺大學術典藏 |
2018-09-10T03:29:37Z |
Optimal reliable crosstalk-driven interconnect optimization
|
Jiang, Iris Hui-Ru; Pan, Song-Ra; Chang, Yao-Wen; Jou, Jing-Yang; YAO-WEN CHANG |
| 國立交通大學 |
2018-08-21T05:56:36Z |
Cache Capacity Aware Thread Scheduling for Irregular Memory Access on Many-Core GPGPUs
|
Kuo, Hsien-Kai; Yen, Ta-Kan; Lai, Bo-Cheng Charles; Jou, Jing-Yang |
| 國立交通大學 |
2017-04-21T06:50:12Z |
A Learning-on-Cloud Power Management Policy for Smart Devices
|
Pan, Gung-Yu; Lai, Bo-Cheng Charles; Chen, Sheng-Yen; Jou, Jing-Yang |
| 國立交通大學 |
2017-04-21T06:50:05Z |
Accelerating Dynamic Peak Power Analysis Using An Essential-Signal-Based Methodology
|
Shih, Che-Hua; Yen, Chia-Chih; Lin, Shen-Tien; Lin, Hermes; Jou, Jing-Yang |
| 國立交通大學 |
2017-04-21T06:49:52Z |
Chain-Based Pin Count Minimization for General-Purpose Digital Microfluidic Biochips
|
Lei, Yung-Chun; Hsu, Chen-Shing; Huang, Juinn-Dar; Jou, Jing-Yang |
| 國立交通大學 |
2017-04-21T06:49:29Z |
Resource-Aware Functional ECO Patch Generation
|
Cheng, An-Che; Jiang, Iris Hui-Ru; Jou, Jing-Yang |
| 國立交通大學 |
2016-03-28T00:04:19Z |
Scalable Global Power Management Policy Based on Combinatorial Optimization for Multiprocessors
|
Pan, Gung-Yu; Yang, Jed; Jou, Jing-Yang; Lai, Bo-Cheng Charles |
| 國立交通大學 |
2015-12-02T02:59:21Z |
Power-Efficient Instancy Aware DRAM Scheduling
|
Pan, Gung-Yu; Lai, Chih-Yen; Jou, Jing-Yang; Lai, Bo-Cheng Charles |
| 國立交通大學 |
2015-11-26T01:02:48Z |
使用有效的電路刺激產生法與邏輯修正以加速產品上市時間之研究
|
鄭安哲; Cheng, An-Che; 江蕙如; 周景揚; Jiang, Hui-Ru; Jou, Jing-Yang |
| 國立交通大學 |
2015-11-26T00:57:11Z |
在多核心智慧型裝置上結合雲端運算及機器學習演算法所實現的電源管理策略
|
潘畊宇; Pan, Gung-Yu; 周景揚; 賴伯承; Jou, Jing-Yang; Lai, Bo-Cheng |
| 國立交通大學 |
2015-07-21T11:21:09Z |
Reducing Contention in Shared Last-Level Cache for Throughput Processors
|
Kuo, Hsien-Kai; Lai, Bo-Cheng Charles; Jou, Jing-Yang |
| 國立交通大學 |
2015-07-21T11:21:09Z |
Efficient Coverage-Driven Stimulus Generation Using Simultaneous SAT Solving, with Application to SystemVerilog
|
Cheng, An-Che; Yen, Chia-Chih (Jack); Val, Celina G.; Bayless, Sam; Hu, Alan J.; Jiang, Iris Hui-Ru; Jou, Jing-Yang |
| 國立交通大學 |
2015-07-21T08:30:53Z |
A Read-Write Aware DRAM Scheduling for Power Reduction in Multi-Core Systems
|
Lai, Chih-Yen; Pan, Gung-Yu; Kuo, Hsien-Kai; Jou, Jing-Yang |
| 國立交通大學 |
2015-07-21T08:29:25Z |
A Cache Hierarchy Aware Thread Mapping Methodology for GPGPUs
|
Lai, Bo-Cheng Charles; Kuo, Hsien-Kai; Jou, Jing-Yang |
| 國立交通大學 |
2014-12-16T06:15:56Z |
Fine-grained bandwidth control arbiter and the method thereof
|
Huang, Juinn-Dar; Lin, Bu-Ching; Lee, Geeng-Wei; Jou, Jing-Yang |
| 國立交通大學 |
2014-12-16T06:15:24Z |
DELAY OPTIMAL COMPRESSOR TREE SYNTHESIS FOR LUT-BASED FPGAS
|
HUANG Juinn-Dar; Lu Jhih-Hong; Lin Bu-Ching; Jou Jing-Yang |
| 國立交通大學 |
2014-12-13T10:51:53Z |
單晶片系統驗證之核心技術開發---子計畫二：針對單晶片系統界面協定之驗證(III)
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:51:11Z |
後次微米時代新興電子設計自動化技術之研究---子計畫三：角落錯誤之矽除錯(I)
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:51:09Z |
多媒體系統晶片設計技術研究---子計畫五：系統晶片上系統驗證之研究
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:51:03Z |
後次微米時代新興電子設計自動化技術之研究---總計畫(I)
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:51:03Z |
使用60GHz之室內十億級位元傳輸率之無線基頻傳收機---子計畫三：針對通訊數位訊號處理器之電子系統層級驗証與合成環境(I)
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:51:01Z |
單晶片系統之電腦輔助設計研究(II)
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:50:03Z |
多媒體系統晶片設計技術之究---子計畫V：系統晶片上系統驗證之研究(II)
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:49:43Z |
後次微米時代新興電子設計自動化技術之研究---總計畫(II)
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:48:43Z |
後次微米時代新興電子設計自動化技術之研究---子計畫三：角落錯誤之矽除錯(II)
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:48:36Z |
使用60GHz之室內十億級位元傳輸率之無線基頻傳收機---子計畫三：針對通訊數位訊號處理器之電子系統層級驗証與合成環境(II)
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:46:03Z |
後次微米時代新興電子設計自動化技術之研究---子計畫三：角落錯誤之矽除錯(III)
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:45:00Z |
使用60GHz之室內十億級位元傳輸率之無線基頻傳收機---子計畫三：針對通訊數位訊號處理器之電子系統層級驗証與合成環境(III)
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:43:32Z |
後次微米時代新興電子設計自動化技術之研究---總計畫(III)
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:41:26Z |
在多核心架構上考慮效能與功耗問題的系統設計方法
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:41:05Z |
出席1999年國際工程教育會議
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:39:29Z |
單晶片系統之電腦輔助設計研究(III)
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:39:15Z |
超大型積體電路測試與可測性設計課程發展---子計畫(I)：總論、組合測試、序向測試、設計通例
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:39:13Z |
限制驅動的部份掃描
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:39:10Z |
低功率超大型積體電路與電腦輔助設計之研究---子計畫二：滲合不同電壓設計方式的低功率設計以及電腦輔助設計之研究
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:38:44Z |
超大型積體電路測試與可測試性設計課程發展---子計畫一：總論，組合
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:36:46Z |
多媒體系統晶片設計技術之研究---子計畫V：系統晶片上系統驗證之研究(I)
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:35:23Z |
單晶片寬頻無線通訊系統設計技術之研究---子計畫IV:單晶片系統上佈局驅動的資料路徑編譯器之研究
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:34:34Z |
採用PRML技術之高速數位影音光碟讀取通道晶片系統之設計與製作(III)
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:34:26Z |
針對晶片系統連接網路之驗證與自動合成之研究(I)
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:34:17Z |
用於軟體無線電基頻處理之系統晶片設計技術---子計畫V：針對無線通訊上佈局驅動的資料路徑合成器之研究(I)
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:33:42Z |
SOC系統整合設計驗證及測試環境建置
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:33:14Z |
用於軟體無線電基頻處理之系統晶片設計技術---子計畫V：針對無線通訊上佈局驅動的資料路徑合成器之研究(II)
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:32:53Z |
針對晶片系統連接網路之驗證與自動合成之研究(II)
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:32:06Z |
針對晶片系統連接網路之驗證與自動合成之研究(III)
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:31:52Z |
晶片系統相關實作技術整合推動專案(III)
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:31:28Z |
用於軟體無線電基頻處理之系統晶片設計技術-子計畫五：針對無線通訊上佈局驅動的資料路徑合成器之研究(III)
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:31:07Z |
單晶片系統驗證之核心技術開發-子計畫二：針對單晶片系統界面協定之驗證(I)
|
周景揚; JOU JING-YANG |
