| 國立交通大學 |
2014-12-13T10:34:34Z |
採用PRML技術之高速數位影音光碟讀取通道晶片系統之設計與製作(III)
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:34:26Z |
針對晶片系統連接網路之驗證與自動合成之研究(I)
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:34:17Z |
用於軟體無線電基頻處理之系統晶片設計技術---子計畫V：針對無線通訊上佈局驅動的資料路徑合成器之研究(I)
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:33:42Z |
SOC系統整合設計驗證及測試環境建置
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:33:14Z |
用於軟體無線電基頻處理之系統晶片設計技術---子計畫V：針對無線通訊上佈局驅動的資料路徑合成器之研究(II)
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:32:53Z |
針對晶片系統連接網路之驗證與自動合成之研究(II)
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:32:06Z |
針對晶片系統連接網路之驗證與自動合成之研究(III)
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:31:52Z |
晶片系統相關實作技術整合推動專案(III)
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:31:28Z |
用於軟體無線電基頻處理之系統晶片設計技術-子計畫五：針對無線通訊上佈局驅動的資料路徑合成器之研究(III)
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:31:07Z |
單晶片系統驗證之核心技術開發-子計畫二：針對單晶片系統界面協定之驗證(I)
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:30:53Z |
單晶片系統驗證之核心技術開發-總計畫(I)
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:30:17Z |
應用於行動無線都會網路基頻傳收機系統晶片之核心技術開發-子計畫五：針對系統設計探索之單晶片網路系統設計平台之研究(I)
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:29:55Z |
應用於行動無線都會網路基頻傳收機系統晶片之核心技術開發---子計畫五：針對系統設計探索之單晶片網路系統設計平台之研究(II)
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:29:55Z |
單晶片系統驗證之核心技術開發---總計畫(II)
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:29:36Z |
交大電子系周景揚教授參加國際標準組織會議
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:29:21Z |
單晶片系統驗證之核心技術開發---子計畫二：針對單晶片系統界面協定之驗證(II)
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:29:17Z |
單晶片系統之電腦輔助設計研究
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:28:27Z |
單晶片系統驗證之核心技術開發---總計畫(III)
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:28:26Z |
應用於行動無線都會網路基頻傳收機系統晶片之核心技術開發---子計畫五：針對系統設計探索之單晶片網路系統設計平台之研究(III)
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-12T03:03:35Z |
硬體規格描述語言的觀察度分析以達成有效的功能驗證和錯誤診斷
|
江泰盈; Jiang, Tai-Ying; 周景揚; Jou, Jing-Yang |
| 國立交通大學 |
2014-12-12T02:43:22Z |
考慮執行緒平行度且快取記憶體資源並應用於通用 圖形處理器之執行緒排程演算法
|
呂勁甫; Lu, Chin-Fu; 周景揚; 賴伯承; Jou, Jing-Yang; Lai, Bo-Cheng |
| 國立交通大學 |
2014-12-12T02:35:51Z |
在多核心系統中考慮動態隨機存取記憶體讀/寫特性以降低功率消耗之排程機制
|
賴之彥; Lai, Chih-Yen; 周景揚; Jou, Jing-Yang |
| 國立交通大學 |
2014-12-12T01:55:26Z |
應用設計空間探索於有限脈衝響應濾波器之硬體最佳化
|
楊創任; Yang, Chuang-Ren; 周景揚; Jou, Jing-Yang |
| 國立交通大學 |
2014-12-12T01:55:26Z |
針對通用圖形處理器上設計模糊類神經網路之架構導向執行緒配對方法
|
曾浩原; Tseng, Hao-Yuan; 周景揚; Jou, Jing-Yang |
| 國立交通大學 |
2014-12-12T01:55:26Z |
應用多重區域條件式成組縮放法於快速傅利葉轉換處理器之面積最小化技術
|
陳柏霖; Chen, Po-Lin; 周景揚; Jou, Jing-Yang |
| 國立交通大學 |
2014-12-12T01:46:35Z |
以靜態機率模型分析為基礎之應用於快速傅利葉轉換處理器設計的精度最佳化技術
|
石銘恩; Shih, Ming-En; 周景揚; Jou, Jing-Yang |
| 國立交通大學 |
2014-12-12T01:27:28Z |
晶片上連線設計與驗證之研究
|
李耿維; Lee, Geeng-Wei; 周景揚; Jou, Jing-Yang |
| 國立交通大學 |
2014-12-12T01:27:22Z |
考量島間傳遞延遲的分散式暫存器檔案架構之效能考量架構合成
|
許婉玲; Hsu, Wan-Ling; 周景揚; 黃俊達; Jou, Jing-Yang; Huang, Juinn-Dar |
| 國立交通大學 |
2014-12-12T01:27:21Z |
高效能且低成本之可參數化快速傅利葉轉換硬體產生器
|
王毓翔; Wang, Tu-Hsiang; 周景揚; 黃俊達; Jou, Jing-Yang; Huang, Juinn-Dar |
| 國立交通大學 |
2014-12-12T01:27:19Z |
應用於查找表式場域可程式化閘陣列之壓縮樹延遲最佳化合成演算法
|
呂智宏; Lu, Jhih-Hong; 周景揚; 黃俊達; Jou, Jing-Yang; Huang, Juinn-Dar |
| 國立交通大學 |
2014-12-12T01:22:02Z |
在實體設計階段改善設計品質/診斷能力之方法
|
吳孟臻; Wu, Meng-Chen; 周景揚; Jou, Jing-Yang |
| 國立交通大學 |
2014-12-12T01:21:42Z |
利用延伸式有限狀態機來實現介面規格相符驗證之研究
|
石哲華; Shih, Che-Hua; 周景揚; Jou, Jing-Yang |
| 國立交通大學 |
2014-12-12T01:14:11Z |
應用於匯流排矩陣系統之仲裁器權重調整演算法
|
陳匡緯; Chen, Kuang-Wei; 周景揚; Jou, Jing-Yang |
| 國立交通大學 |
2014-12-08T15:48:25Z |
FSM-Based Formal Compliance Verification of Interface Protocols
|
Shih, Che-Hua; Yang, Ya-Ching; Yen, Chia-Chih; Huang, Juinn-Dar; Jou, Jing-Yang |
| 國立交通大學 |
2014-12-08T15:41:16Z |
Hierarchical Architecture for Network-on-Chip Platform
|
Lin, Liang-Yu; Lin, Huang-Kai; Wang, Cheng-Yeh; Van, Lan-Da; Jou, Jing-Yang |
| 國立交通大學 |
2014-12-08T15:37:00Z |
ILP-Based Bitwidth-Aware Subexpression Sharing for Area Minimization in Multiple Constant Multiplication
|
Lin, Bu-Ching; Huang, Juinn-Dar; Jou, Jing-Yang |
| 國立交通大學 |
2014-12-08T15:36:43Z |
Scalable Power Management Using Multilevel Reinforcement Learning for Multiprocessors
|
Pan, Gung-Yu; Jou, Jing-Yang; Lai, Bo-Cheng |
| 國立交通大學 |
2014-12-08T15:36:34Z |
Probability-Based Static Scaling Optimization for Fixed Wordlength FFT Processors
|
Lin, Bu-Ching; Shih, Ming-En; Huang, Juinn-Dar; Jou, Jing-Yang |
| 國立交通大學 |
2014-12-08T15:25:28Z |
Communication-driven task binding for multiprocessor with latency insensitive Network-on-Chip
|
Lin, Liang-Yu; Wang, Cheng-Yeh; Huang, Pao-Jui; Chou, Chih-Chieh; Jou, Jing-Yang |
| 國立交通大學 |
2014-12-08T15:25:28Z |
An observability measure to enhance statement coverage metric for proper evaluation of verification completeness
|
Jiang, Tai-Ying; Liu, Chien-Nan Jimmy; Jou, Jing-Yang |
| 國立交通大學 |
2014-12-08T15:24:50Z |
Multiple-Fault Diagnosis Using Faulty-Region Identification
|
Tasi, Meng-Jai; Chao, Mango C. -T.; Jou, Jing-Yang; Wu, Meng-Chen |
| 國立交通大學 |
2014-12-08T15:24:37Z |
FSM-based transaction-level functional coverage for interface compliance verification
|
Su, Man-Yun; Shih, Che-Hua; Huang, Juinn-Dar; Jou, Jing-Yang |
| 國立交通大學 |
2014-12-08T15:24:37Z |
A real-time and bandwidth guaranteed arbitration algorithm for SoC bus communication
|
Chen, Chien-Hua; Lee, Geeng-Wei; Huang, Juinn-Dar; Jou, Jing-Yang |
| 國立交通大學 |
2014-12-08T15:24:33Z |
Thread Affinity Mapping for Irregular Data Access on Shared Cache GPGPU
|
Kuo, Hsien-Kai; Chen, Kuan-Ting; Lai, Bo-Cheng Charles; Jou, Jing-Yang |
| 國立交通大學 |
2014-12-08T15:22:04Z |
Performance-Driven Architectural Synthesis for Distributed Register-File Microarchitecture with Inter-Island Delay
|
Huang, Juinn-Dar; Chen, Chia-I; Hsu, Wan-Ling; Lin, Yen-Ting; Jou, Jing-Yang |
| 國立交通大學 |
2014-12-08T15:21:46Z |
Performance-Driven Architectural Synthesis for Distributed Register-File Microarchitecture Considering Inter-Island Delay
|
Huang, Juinn-Dar; Chen, Chia-I; Hsu, Wan-Ling; Lin, Yen-Ting; Jou, Jing-Yang |
| 國立交通大學 |
2014-12-08T15:21:44Z |
Design-for-Debug Layout Adjustment for FIB Probing and Circuit Editing
|
Chen, Kuo-An; Chang, Tsung-Wei; Wu, Meng-Chen; Chao, Mango C. -T.; Jou, Jing-Yang; Chen, Sonair |
| 國立交通大學 |
2014-12-08T15:21:18Z |
Mixed Non-Rectangular Block Packing for Non-Manhattan Layout Architectures
|
Wu, Meng-Chen; Chen, Hung-Ming; Jou, Jing-Yang |
| 國立交通大學 |
2014-12-08T15:21:18Z |
Equivalence Checking of Scheduling with Speculative Code Transformations in High-Level Synthesis
|
Lee, Chi-Hui; Shih, Che-Hua; Huang, Juinn-Dar; Jou, Jing-Yang |
| 國立交通大學 |
2014-12-08T15:16:40Z |
On-chip bus encoding for power minimization under delay constraint
|
Lin, Tzu-Wei; Tu, Shang-Wei; Jou, Jing-Yang |
