|
English
|
正體中文
|
简体中文
|
總筆數 :0
|
|
造訪人次 :
53190602
線上人數 :
1140
教育部委託研究計畫 計畫執行:國立臺灣大學圖書館
|
|
|
"jou jing yang"的相關文件
顯示項目 56-65 / 110 (共11頁)
<< < 1 2 3 4 5 6 7 8 9 10 > >>
每頁顯示[10|25|50]項目
| 國立交通大學 |
2014-12-13T10:29:21Z |
單晶片系統驗證之核心技術開發---子計畫二：針對單晶片系統界面協定之驗證(II)
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:29:17Z |
單晶片系統之電腦輔助設計研究
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:28:27Z |
單晶片系統驗證之核心技術開發---總計畫(III)
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-13T10:28:26Z |
應用於行動無線都會網路基頻傳收機系統晶片之核心技術開發---子計畫五：針對系統設計探索之單晶片網路系統設計平台之研究(III)
|
周景揚; JOU JING-YANG |
| 國立交通大學 |
2014-12-12T03:03:35Z |
硬體規格描述語言的觀察度分析以達成有效的功能驗證和錯誤診斷
|
江泰盈; Jiang, Tai-Ying; 周景揚; Jou, Jing-Yang |
| 國立交通大學 |
2014-12-12T02:43:22Z |
考慮執行緒平行度且快取記憶體資源並應用於通用 圖形處理器之執行緒排程演算法
|
呂勁甫; Lu, Chin-Fu; 周景揚; 賴伯承; Jou, Jing-Yang; Lai, Bo-Cheng |
| 國立交通大學 |
2014-12-12T02:35:51Z |
在多核心系統中考慮動態隨機存取記憶體讀/寫特性以降低功率消耗之排程機制
|
賴之彥; Lai, Chih-Yen; 周景揚; Jou, Jing-Yang |
| 國立交通大學 |
2014-12-12T01:55:26Z |
應用設計空間探索於有限脈衝響應濾波器之硬體最佳化
|
楊創任; Yang, Chuang-Ren; 周景揚; Jou, Jing-Yang |
| 國立交通大學 |
2014-12-12T01:55:26Z |
針對通用圖形處理器上設計模糊類神經網路之架構導向執行緒配對方法
|
曾浩原; Tseng, Hao-Yuan; 周景揚; Jou, Jing-Yang |
| 國立交通大學 |
2014-12-12T01:55:26Z |
應用多重區域條件式成組縮放法於快速傅利葉轉換處理器之面積最小化技術
|
陳柏霖; Chen, Po-Lin; 周景揚; Jou, Jing-Yang |
顯示項目 56-65 / 110 (共11頁)
<< < 1 2 3 4 5 6 7 8 9 10 > >>
每頁顯示[10|25|50]項目
|
