|
English
|
正體中文
|
简体中文
|
總筆數 :0
|
|
造訪人次 :
51034781
線上人數 :
1069
教育部委託研究計畫 計畫執行:國立臺灣大學圖書館
|
|
|
"jou jy"的相關文件
顯示項目 46-55 / 67 (共7頁)
<< < 1 2 3 4 5 6 7 > >>
每頁顯示[10|25|50]項目
| 國立交通大學 |
2014-12-08T15:26:11Z |
An automatic interconnection rectification technique for SoC design integration
|
Wang, CY; Tung, SW; Jou, JY |
| 國立交通大學 |
2014-12-08T15:26:11Z |
An efficient IP-Level power model for complex digital circuits
|
Hsu, CY; Liu, CNJ; Jou, JY |
| 國立交通大學 |
2014-12-08T15:26:04Z |
An efficient approach for error diagnosis in HDL design
|
Shi, CH; Jou, JY |
| 國立交通大學 |
2014-12-08T15:25:57Z |
RLC effects on worst-case switching pattern for on-chip buses
|
Tu, SW; Jou, JY; Chang, YW |
| 國立交通大學 |
2014-12-08T15:25:57Z |
An efficient approach for hierarchical submodule extraction
|
Lin, YW; Jou, JY |
| 國立交通大學 |
2014-12-08T15:25:57Z |
An efficient logic extraction algorithm using partitioning and circuit encoding
|
Huang, L; Jiang, TY; Jou, JY; Huang, HL |
| 國立交通大學 |
2014-12-08T15:25:49Z |
Verification on port connections
|
Lee, GW; Wang, CY; Huang, JD; Jou, JY |
| 國立交通大學 |
2014-12-08T15:25:43Z |
Enhancing sequential depth computation with a branch-and-bound algorithm
|
Yen, CC; Jou, JY |
| 國立交通大學 |
2014-12-08T15:25:42Z |
Graph automorphism-based algorithm for determining symmetric inputs
|
Chou, CL; Wang, CY; Lee, GW; Jou, JY |
| 國立交通大學 |
2014-12-08T15:25:40Z |
Layout techniques for on-chip interconnect inductance reduction
|
Tu, SW; Jou, JY; Chang, YW |
顯示項目 46-55 / 67 (共7頁)
<< < 1 2 3 4 5 6 7 > >>
每頁顯示[10|25|50]項目
|
