臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

关于TAIR
	计画说明

"jou yn"的相关文件

回到依作者浏览
依题名排序	依日期排序

显示项目 1-2 / 2 (共1页)
1
每页显示[10|25|50]项目

机构	日期	题名	作者
國立交通大學	2014-12-08T15:48:52Z	A physical model for the correlation between holding voltage and holding current in epitaxial CMOS latch-up	Chen, MJ; Lee, HS; Chen, JH; Hou, CS; Lin, CS; Jou, YN
國立交通大學	2014-12-08T15:02:35Z	Back-gate forward bias method for low-voltage CMOS digital circuits	Chen, MJ; Ho, JS; Huang, TH; Yang, CH; Jou, YN; Wu, T

显示项目 1-2 / 2 (共1页)
1
每页显示[10|25|50]项目

	English \| 正體中文 \| 简体中文 \| 总笔数 :0
	造访人次 : 50990657 在线人数 : 894 教育部委托研究计画计画执行:国立台湾大学图书馆