English  |  正體中文  |  简体中文  |  总笔数 :0  
造访人次 :  50924690    在线人数 :  986
教育部委托研究计画      计画执行:国立台湾大学图书馆
 		 
搜寻范围 进阶搜寻
臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)
关于TAIR
计画说明

浏览
典藏机构
作者
题名
日期
统计图表
机构即时统计
学术趋势

消息
2019臺灣學術機構典藏
研討會
機構典藏系統RC7版本已
發佈

著作权
出版社及期刊政策查询
TAIR著作权会议记录

相关连结
機構典藏計畫網站
ROAR
OpenDOAR
SHERPA
OAIster
JAIRO
Ira
DSPACE
RWWR
臺大學術典藏NTU Scholars
台湾机构典藏 TAIR >  依作者浏览

"jri lee"的相关文件

回到依作者浏览
依题名排序 依日期排序

显示项目 36-45 / 48 (共5页)
<< < 1 2 3 4 5 > >>
每页显示[10|25|50]项目

机构 日期 题名 作者
臺大學術典藏 2018-09-10T06:37:57Z A 20Gb/s broadband transmitter with auto-configuration technique Jri Lee; Huaide Wang; JRI LEE
臺大學術典藏 2018-09-10T06:37:57Z A 20Gb/s broadband transmitter with auto-configuration technique Jri Lee; Huaide Wang; JRI LEE
臺大學術典藏 2018-09-10T06:37:57Z High-speed clock and data recovery circuit Jri Lee; Behzad Razavi; JRI LEE
臺大學術典藏 2018-09-10T06:37:57Z High-speed clock and data recovery circuit Jri Lee; Behzad Razavi; JRI LEE
臺大學術典藏 2018-09-10T06:03:22Z A 20-Gb/s Adaptive Equalizer in 0.13 μm CMOS Technology Jri Lee; JRI LEE
臺大學術典藏 2018-09-10T06:03:22Z A 20-Gb/s Adaptive Equalizer in 0.13 μm CMOS Technology Jri Lee; JRI LEE
臺大學術典藏 2018-09-10T06:03:21Z High-Speed Circuit Designs for Transmitters in Broadband Data Links Jri Lee; JRI LEE
臺大學術典藏 2018-09-10T06:03:21Z High-Speed Circuit Designs for Transmitters in Broadband Data Links Jri Lee; JRI LEE
臺大學術典藏 2018-09-10T05:29:28Z Design and Analysis of a 20-GHz Clock Multiplication Unit in 0.18-μm CMOS Technology Jri Lee; Shanghann Wu; JRI LEE
臺大學術典藏 2018-09-10T05:29:28Z Design and Analysis of a 20-GHz Clock Multiplication Unit in 0.18-μm CMOS Technology Jri Lee; Shanghann Wu; JRI LEE

显示项目 36-45 / 48 (共5页)
<< < 1 2 3 4 5 > >>
每页显示[10|25|50]项目

DSpace Software Copyright © 2002-2004  MIT   &  Hewlett-Packard   /   Enhanced by   NTU Library IR team