English  |  正體中文  |  简体中文  |  总笔数 :0  
造访人次 :  51178297    在线人数 :  848
教育部委托研究计画      计画执行:国立台湾大学图书馆
 
臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)
关于TAIR

浏览

消息

著作权

相关连结

"juinn dar huang"的相关文件

回到依作者浏览
依题名排序 依日期排序

显示项目 1-10 / 10 (共1页)
1 
每页显示[10|25|50]项目

机构 日期 题名 作者
元智大學 Apr-21 Diagnosis for Reconfigurable Single-Electron Transistor Arrays with a More Generalized Defect Model 陳勇志; Chia-Cheng Wu; Yi-Hsiang Hu; Chia-Chun Lin; Juinn-Dar Huang; Chun-Yao Wang
國立交通大學 2014-12-12T03:02:48Z 採用循序路存取之低功率集合關聯快取記憶體架構 丁之暉; Chih-Hui Ting; 黃俊達; Juinn-Dar Huang
國立交通大學 2014-12-12T03:02:45Z 極低功率且高效能之32位元嵌入式處理器設計伴隨JPEG解碼器系統 許哲霖; Je-Ling Hsu; 黃俊達; Juinn-Dar Huang
國立交通大學 2014-12-12T03:01:55Z 應用於週期精確指令集模擬器之高效率SystemC建模技術 張詠翔; Yung-Hsiang Chang; 黃俊達; Juinn-Dar Huang
國立交通大學 2014-12-12T02:52:17Z 高效能且可組態之子字組平行化乘加器設計 林宏光; 黃俊達; Juinn-Dar Huang
國立交通大學 2014-12-12T02:52:16Z 低功率多工樹之輸入選擇編碼演算法 張孝恩; Hsiao-En Chang; 黃俊達; Juinn-Dar Huang
國立交通大學 2014-12-12T02:52:10Z 考慮處理器微架構之效能最佳化布局技術 陳紀穎; Chi-Ying Chen; 陳宏明; 黃俊達; Hung-Ming Chen; Juinn-Dar Huang
國立交通大學 2014-12-12T02:52:09Z 高速及面積最小化之可組態加法器設計 馮翊展; Yi-Zeng Fong; 黃俊達; Juinn-Dar Huang
國立交通大學 2014-12-12T02:50:16Z 一個改良式Donoho去方塊效應的技術與硬體的實現 黃建發; Chien Fa Huang; 董蘭榮; 黃俊達; Lan-Rong Dung; Juinn-Dar Huang
國立交通大學 2014-12-12T02:26:22Z 低功率指令快取記憶體之架構設計 程士祐; Shi-You Cheng; 黃俊達; Juinn-Dar Huang

显示项目 1-10 / 10 (共1页)
1 
每页显示[10|25|50]项目