臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

	English \| 正體中文 \| 简体中文 \| 总笔数 :2832427
	造访人次 : 33774756 在线人数 : 1447 教育部委托研究计画计画执行:国立台湾大学图书馆

搜寻范围

进阶搜寻

登入

管理

臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

关于TAIR
	计画说明

浏览
	典藏机构
	作者
	题名
	日期
	统计图表
	机构即时统计
	学术趋势

消息
	2019臺灣學術機構典藏研討會
	機構典藏系統RC7版本已發佈

著作权
	出版社及期刊政策查询
	TAIR著作权会议记录

相关连结
	機構典藏計畫網站
	ROAR
	OpenDOAR
	SHERPA
	OAIster
	JAIRO
	Ira
	DSPACE
	RWWR
	臺大學術典藏NTU Scholars

"jung yu chang"的相关文件

回到依作者浏览
依题名排序	依日期排序

显示项目 1-14 / 14 (共1页)
1
每页显示[10|25|50]项目

机构	日期	题名	作者
臺大學術典藏	2018-09-10T08:18:16Z	A phase-locked loop with background leakage current compensation	Jung-Yu Chang;Shen-Iuan Liu; Jung-Yu Chang; Shen-Iuan Liu; SHEN-IUAN LIU
臺大學術典藏	2018-09-10T08:18:16Z	A phase-locked loop with background leakage current compensation	Jung-Yu Chang;Shen-Iuan Liu; Jung-Yu Chang; Shen-Iuan Liu; SHEN-IUAN LIU
臺大學術典藏	2018-09-10T07:42:00Z	A frequency synthesizer for mode-1 MB-OFDM UWB applications	Jung-Yu Chang;Che-Wei Fan;Shen-Iuan Liu; Jung-Yu Chang; Che-Wei Fan; Shen-Iuan Liu; SHEN-IUAN LIU
臺大學術典藏	2018-09-10T07:42:00Z	A frequency synthesizer for mode-1 MB-OFDM UWB applications	Jung-Yu Chang;Che-Wei Fan;Shen-Iuan Liu; Jung-Yu Chang; Che-Wei Fan; Shen-Iuan Liu; SHEN-IUAN LIU
臺大學術典藏	2018-09-10T07:41:58Z	A 1.5GHz phase-locked loop with leakage current suppression in 65nm CMOS	Jung-Yu Chang;Shen-Iuan Liu; Jung-Yu Chang; Shen-Iuan Liu; SHEN-IUAN LIU
臺大學術典藏	2018-09-10T07:41:58Z	A 1.5GHz phase-locked loop with leakage current suppression in 65nm CMOS	Jung-Yu Chang;Shen-Iuan Liu; Jung-Yu Chang; Shen-Iuan Liu; SHEN-IUAN LIU
臺大學術典藏	2018-09-10T07:41:56Z	A single-PLL UWB frequency synthesizer using multiphase coupled ring oscillator and current-reused multiplier	Jung-Yu Chang;Che-Wei Fan;Che-Fu Liang;Shen-Iuan Liu; Jung-Yu Chang; Che-Wei Fan; Che-Fu Liang; Shen-Iuan Liu; SHEN-IUAN LIU
臺大學術典藏	2018-09-10T07:41:56Z	A single-PLL UWB frequency synthesizer using multiphase coupled ring oscillator and current-reused multiplier	Jung-Yu Chang;Che-Wei Fan;Che-Fu Liang;Shen-Iuan Liu; Jung-Yu Chang; Che-Wei Fan; Che-Fu Liang; Shen-Iuan Liu; SHEN-IUAN LIU
臺大學術典藏	2018-09-10T07:08:37Z	A 15-20GHz delay-locked loop in 90nm CMOS technology	Jung-Yu Chang;Chi-Nan Chuang;Shen-Iuan Liu; Jung-Yu Chang; Chi-Nan Chuang; Shen-Iuan Liu; SHEN-IUAN LIU
臺大學術典藏	2018-09-10T07:08:37Z	A 15-20GHz delay-locked loop in 90nm CMOS technology	Jung-Yu Chang;Chi-Nan Chuang;Shen-Iuan Liu; Jung-Yu Chang; Chi-Nan Chuang; Shen-Iuan Liu; SHEN-IUAN LIU
臺大學術典藏	2018-09-10T06:35:19Z	A DLL-based variable-phase clock buffer	Chao-Chyun Chen; Jung-Yu Chang; Shen-Iuan Liu; SHEN-IUAN LIU
臺大學術典藏	2018-09-10T06:02:31Z	A spur-reduction technique for a 5-GHz frequency synthesizer	Chun-Yi Kuo; Jung-Yu Chang; Shen-Iuan Liu; SHEN-IUAN LIU
臺大學術典藏	2018-09-10T05:27:05Z	A low-phase-noise low-phase-error 2.4GHz CMOS quadrature VCO	Jung-Yu Chang; Chia-Hsin Wu; Shen-Iuan Liu; SHEN-IUAN LIU
臺大學術典藏	2018-09-10T04:59:19Z	An AC-coupled Quadrature LC tank VCO	Jung-Yu Chang; Shen-Iuan Liu; SHEN-IUAN LIU

显示项目 1-14 / 14 (共1页)
1
每页显示[10|25|50]项目