臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

	English \| 正體中文 \| 简体中文 \| 總筆數 :0
	造訪人次 : 53243693 線上人數 : 630 教育部委託研究計畫計畫執行:國立臺灣大學圖書館

搜尋範圍

進階搜尋

登入

管理

臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

關於TAIR
	計畫說明

瀏覽
	典藏機構
	作者
	題名
	日期
	統計圖表
	機構即時統計
	學術趨勢

消息
	2019臺灣學術機構典藏研討會
	機構典藏系統RC7版本已發佈

著作權
	出版社及期刊政策查詢
	TAIR著作權會議記錄

相關連結
	機構典藏計畫網站
	ROAR
	OpenDOAR
	SHERPA
	OAIster
	JAIRO
	Ira
	DSPACE
	RWWR
	臺大學術典藏NTU Scholars

"kao k h"的相關文件

回到依作者瀏覽
依題名排序	依日期排序

顯示項目 1-10 / 13 (共2頁)
1 2 > >>
每頁顯示[10|25|50]項目

機構	日期	題名	作者
臺大學術典藏	2021-04-21T23:30:01Z	3D integration of vertical-stacking of MoS2and Si CMOS featuring embedded 2T1R configuration demonstrated on full wafers	Su, C. J.; Huang, M. K.; Lee, K. S.; Hu, V. P.H.; Ying-Fang Huang; Zheng, B. C.; Yao, C. H.; Lin, N. C.; Kao, K. H.; Hong, T. C.; Sung, P. J.; Wu, C. T.; Yu, T. Y.; Lin, K. L.; Tseng, Y. C.; Lin, C. L.; Lee, Y. J.; Chao, T. S.; Li, J. Y.; Wu, W. F.; Shieh, J. M.; Wang, Y. H.; Yeh, W. K.
國立交通大學	2020-10-05T02:01:30Z	A Comprehensive Kinetical Modeling of Polymorphic Phase Distribution of Ferroelectric-Dielectrics and Interfacial Energy Effects on Negative Capacitance FETs	Kao, Y-C; Modolo, N.; Su, C-J; Wu, T. L.; Kao, K-H; Wu, P-J; Hsaio, S-W; Useinov, A.; Su, Pin; Wu, W. F.; Huang, G-W; Shieh, J-M; Yeh, W-K; Wang, Y-H; Fang, C-L; Tang, Y-T
國立交通大學	2020-10-05T02:01:28Z	First Demonstration of CMOS Inverter and 6T-SRAM Based on GAA CFETs Structure for 3D-IC Applications	Chang, S. -W.; Sung, P. -J.; Chu, T-Y.; Lu, D. D.; Wang, C. -J.; Lin, N. -C.; Su, C. -J.; Lo, S. -H.; Huang, H. -F.; Li, J. -H.; Huang, M. -K.; Huang, Y. -C.; Huang, S. -T.; Wang, H. -C.; Huang, Y. -J.; Wang, J. -Y.; Yu, L. -W; Huang, Y. -F.; Hsueh, F. -K.; Wu, C. -T.; Ma, W. C. -Y.; Kao, K. -H.; Lee, Y. -J.; Lin, C. -L.; Chuang, R. W.; Huang, K. -P.; Samukawa, S.; Li, Y.; Lee, W. -H.; Chao, T. -S.; Huang, G. -W.; Wu, W. -F.; Li, J. -Y.; Shieh, J. -M.; Yeh, W. -K.; Wang, Y. -H.
臺大學術典藏	2020-06-11T06:20:29Z	Voltage Transfer Characteristic Matching by Different Nanosheet Layer Numbers of Vertically Stacked Junctionless CMOS Inverter for SoP/3D-ICs applications	Wu, C.-T.; Huang, Y.-M.; Hou, F.-J.; Luo, G.-L.; Huang, Y.-C.; Shen, Y.-L.; Ma, W.C.-Y.; Huang, K.-P.; Lin, K.-L.; Samukawa, S.; Li, Y.; Huang, G.-W.; Lee, Y.-J.; Li, J.-Y.; Wu, W.-F.; Shieh, J.-M.; Chao, T.-S.; Yeh, W.-K.; Wang, Y.-H.; JIUN-YUN LI; Sung, P.-J.;Chang, C.-Y.;Chen, L.-Y.;Kao, K.-H.;Su, C.-J.;Liao, T.-H.;Fang, C.-C.;Wang, C.-J.;Hong, T.-C.;Jao, C.-Y.;Hsu, H.-S.;Luo, S.-X.;Wang, Y.-S.;Huang, H.-F.;Li, J.-H.;Huang, Y.-C.;Hsueh, F.-K.;Wu, C.-T.;Huang, Y.-M.;Hou, F.-J.;Luo, G.-L.;Huang, Y.-C.;Shen, Y.-L.;Ma, W.C.-Y.;Huang, K.-P.;Lin, K.-L.;Samukawa, S.;Li, Y.;Huang, G.-W.;Lee, Y.-J.;Li, J.-Y.;Wu, W.-F.;Shieh, J.-M.;Chao, T.-S.;Yeh, W.-K.;Wang, Y.-H.; Sung, P.-J.; Hsueh, F.-K.; Huang, Y.-C.; Li, J.-H.; Huang, H.-F.; Chang, C.-Y.; Chen, L.-Y.; Kao, K.-H.; Su, C.-J.; Liao, T.-H.; Fang, C.-C.; Wang, C.-J.; Hong, T.-C.; Jao, C.-Y.; Hsu, H.-S.; Luo, S.-X.; Wang, Y.-S.
國立交通大學	2020-02-02T23:55:33Z	Fabrication of Omega-gated Negative Capacitance FinFETs and SRAM	Sung, P-J; Su, C-J; Lu, D. D.; Luo, S-X; Kao, K-H; Ciou, J-Y; Jao, C-Y; Hsu, H-S; Wang, C-J; Hong, T-C; Liao, T-H; Fang, C-C; Wang, Y-S; Huang, H-F; Li, J-H; Huang, Y-C; Hsueh, F-K; Wu, C-T; Ma, W. C-Y; Huang, K-P; Lee, Y-J; Chao, T-S; Li, J-Y; Wu, W-F; Yeh, W-K; Wang, Y-H
國立交通大學	2019-06-03T01:09:17Z	A Comprehensive Study of Polymorphic Phase Distribution of Ferroelectric-Dielectrics and Interfacial Layer Effects on Negative Capacitance FETs for Sub-5 nm Node	Tang, Y. -T; Su, C. -J.; Wang, Y. -S.; Kao, K. -H.; Wu, T. -L.; Sung, P. -J.; Hou, F. -J.; Wang, C. -J.; Yeh, M. -S.; Lee, Y. -J.; Wu, W. -F.; Huang, G. -W.; Shieh, J. -M.; Yeh, W. -K.; Wang, Y. -H.
國立交通大學	2019-04-02T06:04:37Z	Voltage Transfer Characteristic Matching by Different Nanosheet Layer Numbers of Vertically Stacked Junctionless CMOS Inverter for SoP/3D-ICs applications	Sung, P. -J.; Chang, C. -Y.; Chen, L. -Y.; Kao, K. -H.; Su, C. -J.; Liao, T. -H.; Fang, C. -C.; Wang, C. -J.; Hong, T. -C.; Jao, C. -Y.; Hsu, H. -S.; Luo, S. -X.; Wang, Y. -S.; Huang, H. -F.; Li, J. -H.; Huang, Y. -C.; Hsueh, F. -K.; Wu, C. -T.; Huang, Y. -M.; Hou, F. -J.; Luo, G. -L.; Shen, Y. -L.; Ma, W. C. -Y.; Huang, K. -P.; Lin, K. -L.; Samukawa, S.; Li, Y.; Huang, G. -W; Lee, Y. -J.; Li, J. -Y.; Wu, W. -F.; Shieh, J. -M.; Chao, T. -S.; Yeh, W. -K.; Wang, Y. -H.
臺大學術典藏	2018-09-10T15:33:12Z	Diamond-shaped Ge and Ge0.9Si0.1 gate-all-around nanowire FETs with four {111} facets by dry etch technology	Hou, F.-J.; Chuang, S.-S.; Hsueh, F.-K.; Kao, K.-H.; Sung, P.-J.; Yuan, W.-Y.; Yao, J.-Y.; Lu, Y.-C.; Lin, K.-L.; Wu, C.-T.; Chen, H.-C.; Chen, B.-Y.; Huang, G.-W.; Chen, H.J.H.; Li, J.-Y.; Li, Y.; Samukawa, S.; Chao, T.-S.; Tseng, T.-Y.; Wu, W.-F.; Hou, T.-H.; Yeh, W.-K.; Lee, Y.-J.; JIUN-YUN LI et al.
國立交通大學	2018-08-21T05:56:59Z	Ge Nanowire FETs with HfZrOx Ferroelectric Gate Stack Exhibiting SS of Sub-60 mV/dec and Biasing Effects on Ferroelectric Reliability	Su, C. -J.; Hong, T. -C.; Tsou, Y. -C.; Hou, F. -J.; Sung, P. -J.; Yeh, M. -S.; Wan, C. -C.; Kao, K. -H.; Tang, Y. -T.; Chiu, C. -H.; Wang, C. -J.; Chung, S. -T.; You, T. -Y.; Huang, Y. -C.; Wu, C. -T.; Lin, K. -L.; Luo, G. -L.; Huang, K. -P.; Lee, Y. -J.; Chao, T. -S.; Wu, W. -F.; Huang, G. -W.; Shieh, J. -M.; Yeh, W. -K.; Wang, Y. -H.
國立交通大學	2018-08-21T05:56:39Z	High Performance Complementary Ge Peaking FinFETs by Room Temperature Neutral Beam Oxidation for Sub-7 nm Technology Node Applications	Lee, Y. -J.; Hong, T. -C.; Hsueh, F. -K.; Sung, P. J.; Chen, C. -Y.; Chuang, S. -S.; Cho, T. -C.; Noda, S.; Tsou, Y. -C.; Kao, K. -H.; Wu, C. -T.; Yu, T. -Y.; Jian, Y. -L.; Su, C. -J.; Huang, Y. -M.; Huang, W. -H.; Chen, B. -Y.; Chen, M. -C.; Huang, K. -P.; Li, J. -Y.; Chen, M. -J.; Li, Y.; Samukawa, S.; Wu, W. -F.; Huang, G. -W.; Shieh, J. -M.; Tseng, T. -Y.; Chao, T. -S.; Wang, Y. -H.; Yeh, W. -K.

顯示項目 1-10 / 13 (共2頁)
1 2 > >>
每頁顯示[10|25|50]項目