|
"kuo sy yen"的相關文件
顯示項目 226-250 / 284 (共12頁)
<< < 3 4 5 6 7 8 9 10 11 12 > >>
每頁顯示[10|25|50]項目
| 國立臺灣大學 |
1993-06 |
YOR:a Yield Optimizing Routing Algorithm by Minimizing Critical Areas and Vias
|
郭斯彥; Kuo, Sy-Yen |
| 國立臺灣大學 |
1993-06 |
Artificial Neural Networks for the Bipartite and K-Partite Subgraph Problems
|
Lai, J. S.; Ko, Y. J.; 郭斯彥; Lai, J. S.; Ko, Y. J.; Kuo, Sy-Yen |
| 國立臺灣大學 |
1993-06 |
The Sea-of-Wires Array Synthesis System
|
Chen, I. Y.; Chen, G. L.; Hill, F. J.; 郭斯彥; Chen, I. Y.; Chen, G. L.; Hill, F. J.; Kuo, Sy-Yen |
| 臺大學術典藏 |
1993-06 |
Artificial Neural Networks for the Bipartite and K-Partite Subgraph Problems
|
Lai, J. S.; Ko, Y. J.; Kuo, Sy-Yen; Lai, J. S.; Ko, Y. J.; 郭斯彥; Ko, Y. J.; Kuo, Sy-Yen |
| 臺大學術典藏 |
1993-06 |
The Sea-of-Wires Array Synthesis System
|
Chen, G. L.; Hill, F. J.; Chen, I. Y.; Kuo, Sy-Yen; Chen, I. Y.; Chen, G. L.; Hill, F. J.; 郭斯彥; Chen, I. Y.; Hill, F. J.; Kuo, Sy-Yen |
| 國立臺灣大學 |
1993-05 |
Concurrent Error Detection and Correction in Real Time Systolic Sorting Arrays
|
郭斯彥; Liang, S. C.; Kuo, Sy-Yen; Liang, S. C. |
| 國立臺灣大學 |
1993 |
多晶片模組設計自動化與測試系統總計劃(I)
|
林呈祥; 郭斯彥; Lin, Chen-Shang; Kuo, Sy-Yen |
| 國立臺灣大學 |
1993 |
多晶片模組可測性設計與偵錯
|
郭斯彥; Kuo, Sy-Yen |
| 國立臺灣大學 |
1992-12 |
Efficient Backtracking Decision Heuristics and Evaluation for Test Generation
|
郭斯彥; Kuo, Sy-Yen |
| 國立臺灣大學 |
1992-10 |
Efficient Reconfiguration Algorithms for Degradable VLSI/WSI Arrays
|
郭斯彥; Chen, I. Y.; Kuo, Sy-Yen; Chen, I. Y. |
| 國立臺灣大學 |
1992-10 |
Modeling and Algorithms for Spare Allocation in Reconfigurable VLSI
|
郭斯彥; Fuchs, W. K.; Kuo, Sy-Yen; Fuchs, W. K. |
| 國立臺灣大學 |
1992-09 |
Locating logic design errors via test generation and don't-care propagation
|
Kuo, Sy-Yen |
| 臺大學術典藏 |
1992-09 |
Locating logic design errors via test generation and don't-care propagation
|
Kuo, Sy-Yen; Kuo, Sy-Yen |
| 國立臺灣大學 |
1992-07 |
Fault Diagnosis and Spare Allocation for Yield Enhancement in Large Reconfigurable PLAs
|
郭斯彥; Fuchs, S. Y.; Kuo, Sy-Yen; Fuchs, S. Y. |
| 國立臺灣大學 |
1992-03 |
YOR: a yield optimizing routing algorithm by minimizing critical area and vias
|
Kuo, Sy-Yen |
| 國立臺灣大學 |
1992-03 |
Testable Design of Systolic Arrays for Discrete Cosine Transform
|
Lu, S. K.; Wu, C. W.; 郭斯彥; Lu, S. K.; Wu, C. W.; Kuo, Sy-Yen |
| 國立臺灣大學 |
1992-03 |
YOR:a Yield Optimizing Routing Algorithm by Minimizing Critical Areas and Vias
|
郭斯彥; Kuo, Sy-Yen |
| 臺大學術典藏 |
1992-03 |
Testable Design of Systolic Arrays for Discrete Cosine Transform
|
Wu, C. W.; Lu, S. K.; Kuo, Sy-Yen; Lu, S. K.; Wu, C. W.; 郭斯彥; Lu, S. K.; Kuo, Sy-Yen |
| 臺大學術典藏 |
1992-03 |
YOR: a yield optimizing routing algorithm by minimizing critical area and vias
|
Kuo, Sy-Yen; Kuo, Sy-Yen |
| 國立臺灣大學 |
1992-02 |
Defect-Tolerant Hierarchical Sorting Networks for Wafer-Scale Integration
|
郭斯彥; Liang, S. C.; Kuo, Sy-Yen; Liang, S. C. |
| 國立臺灣大學 |
1992-01 |
Design and analysis of defect tolerant hierarchical sorting networks
|
Kuo, Sy-Yen; Liang, Sheng-Chiech |
| 臺大學術典藏 |
1992-01 |
Design and analysis of defect tolerant hierarchical sorting networks
|
Kuo, Sy-Yen; Liang, Sheng-Chiech; Kuo, Sy-Yen; Liang, Sheng-Chiech |
| 國立臺灣大學 |
1992 |
Design of Easily Testable VLSI Arrays for Discrete Cosine Transform
|
Lu, S. K.; Wu, C. W.; 郭斯彥; Lu, S. K.; Wu, C. W.; Kuo, Sy-Yen |
| 國立臺灣大學 |
1992 |
Optimal Group Diagnosis Procedures for VLSI/WSI Array Architectures
|
王弓; 郭斯彥; Wang, Kung; Kuo, Sy-Yen |
| 臺大學術典藏 |
1992 |
Design of Easily Testable VLSI Arrays for Discrete Cosine Transform
|
Lu, S. K.; Wu, C. W.; Kuo, Sy-Yen; Lu, S. K.; Wu, C. W.; 郭斯彥; Kuo, Sy-Yen |
顯示項目 226-250 / 284 (共12頁)
<< < 3 4 5 6 7 8 9 10 11 12 > >>
每頁顯示[10|25|50]項目
|
