|
English
|
正體中文
|
简体中文
|
总笔数 :0
|
|
造访人次 :
51890114
在线人数 :
936
教育部委托研究计画 计画执行:国立台湾大学图书馆
|
|
|
"liu shen iuan"的相关文件
显示项目 51-60 / 185 (共19页)
<< < 1 2 3 4 5 6 7 8 9 10 > >>
每页显示[10|25|50]项目
| 國立臺灣大學 |
2007 |
A CMOS 5-bit 5GSample/sec analog-to-digital converter in 0.13um CMOS
|
Wang, I-Hsin; Liu, Shen-Iuan |
| 國立臺灣大學 |
2007 |
An Ultra-Wide-Band 0.4–10-GHz LNA in 0.18-μm CMOS
|
Chen, Ke-Hou; Lu, Jian-Hao; Chen, Bo-Jiun; Liu, Shen-Iuan |
| 國立臺灣大學 |
2007 |
A multi-band burst-mode clock and data recovery circuit
|
Liang, Che-Fu; Hwu, Sy-Chyuan; Liu, Shen-Iuan |
| 國立臺灣大學 |
2007 |
A capacitor multiplication technique using a second-generation current conveyor in the loop filter of the phase-locked loops
|
Chen, Chao-Chyun; Lee, Sheng-Chou; Liu, Shen-Iuan |
| 國立臺灣大學 |
2007 |
A 1.2-V 37–38.5-GHz Eight-Phase Clock Generator in 0.13- μm CMOS Technology
|
Cho, Lan-Chou; Lee, Chihun; Liu, Shen-Iuan |
| 國立臺灣大學 |
2007 |
A 62.5–625-MHz Anti-Reset All-Digital Delay-Locked Loop
|
Kao, Shao-Ku; Chen, Bo-Jiun; Liu, Shen-Iuan |
| 國立臺灣大學 |
2007 |
Spur-suppression techniques for frequency synthesizers
|
Liang, Che-Fu; Chen, Hsin-Hua; Liu, Shen-Iuan |
| 國立臺灣大學 |
2007 |
A 0.5–5-GHz Wide-Range Multiphase DLL With a Calibrated Charge Pump
|
Chuang, Chi-Nan; Liu, Shen-Iuan |
| 國立臺灣大學 |
2007 |
A 2.5GHz all-digital delay-locked loop in 0.13μm CMOS technology
|
Yang, Rong-Jyi; Liu, Shen-Iuan |
| 國立臺灣大學 |
2007 |
A DLL-based variable-phase clock buffer
|
Chen, Chao-Chyun; Chang, Jung-Yu; Liu, Shen-Iuan |
显示项目 51-60 / 185 (共19页)
<< < 1 2 3 4 5 6 7 8 9 10 > >>
每页显示[10|25|50]项目
|
