|
English
|
正體中文
|
简体中文
|
总笔数 :0
|
|
造访人次 :
51927831
在线人数 :
1157
教育部委托研究计画 计画执行:国立台湾大学图书馆
|
|
|
"liu shen iuan"的相关文件
显示项目 66-75 / 185 (共19页)
<< < 2 3 4 5 6 7 8 9 10 11 > >>
每页显示[10|25|50]项目
| 國立臺灣大學 |
2006 |
A 0.7–2-GHz Self-Calibrated Multiphase Delay-Locked Loop
|
Chang, Hsiang-Hui; Chang, Jung-Yu; Kuo, Chun-Yi; Liu, Shen-Iuan |
| 國立臺灣大學 |
2006 |
A 155.52 Mbps–3.125 Gbps Continuous-Rate Clock and Data Recovery Circuit
|
Yang, Rong-Jyi; Chao, Kuan-Hua; Hwu, Sy-Chyuan; Liang, Chuan-Kang; Liu, Shen-Iuan |
| 國立臺灣大學 |
2006 |
All-digital delay-locked loop/pulsewidth-control loop with adjustable duty cycles
|
Wang, You-Jen; Kao, Shao-Ku; Liu, Shen-Iuan |
| 國立臺灣大學 |
2006 |
A Calibrated Pulse Generator for Impulse-Radio UWB Applications
|
Liang, Che-Fu; Liu, Shih-Tsai; Liu, Shen-Iuan |
| 國立臺灣大學 |
2006 |
All-digital fast-locked synchronous duty cycle corrector
|
Kao, Shao-Ku; Liu, Shen-Iuan |
| 國立臺灣大學 |
2005-09 |
A broadband noise-canceling CMOS LNA for 3.1-10.6-GHz UWB receiver
|
Liao, Chih-Fan; Liu, Shen-Iuan |
| 淡江大學 |
2005-05-23 |
A tunable bandpass ΔΣ modulator using double sampling
|
郭建宏; Kuo, Chien-hung; Chen, Chang-hung; Huang, Shih-lin; Liu, Shen-iuan |
| 國立臺灣大學 |
2005-05 |
A 15mW 69dB 2 Gsamples/s CMOS analog front-end for low-band UWB applications
|
Lee, Hua-Chin; Lin, Chien-Chih; Wu, Chia-Hsin; Liu, Shen-Iuan; Wang, Chorng-Kuang; Tsao, Hen-Wai |
| 國立臺灣大學 |
2005-03 |
A Wide-Range and Fast-Locking All-Digital Cycle-Controlled Delay-Locked Loop
|
Chang, Hsiang-Hui; Liu, Shen-Iuan |
| 國立臺灣大學 |
2005-03 |
CMOS Current-Mode Divider and Its Applications
|
Liu, Weihsing; Liu, Shen-Iuan; Wei, Shui-Ken |
显示项目 66-75 / 185 (共19页)
<< < 2 3 4 5 6 7 8 9 10 11 > >>
每页显示[10|25|50]项目
|
