|
English
|
正體中文
|
简体中文
|
总笔数 :0
|
|
造访人次 :
51811231
在线人数 :
945
教育部委托研究计画 计画执行:国立台湾大学图书馆
|
|
|
"lu s k"的相关文件
显示项目 16-25 / 70 (共7页)
<< < 1 2 3 4 5 6 7 > >>
每页显示[10|25|50]项目
| 國立臺灣科技大學 |
2018 |
Open defect detection with a built-in test circuit by IDDT appearance time in CMOS ICs
|
Kambara A.; Yotsuyanagi H.; Miyoshi D.; Hashizume M.; Lu S.-K. |
| 國立臺灣科技大學 |
2018 |
Adaptive ECC Techniques for Reliability and Yield Enhancement of Phase Change Memory
|
Lu S.-K.; Li H.-P.; Miyase K. |
| 國立臺灣科技大學 |
2018 |
Fault-aware page address remapping techniques for enhancing yield and reliability of flash memories
|
Lu S.-K.; Yu S.-C.; Hashizume M.; Yotsuyanagi H. |
| 國立臺灣科技大學 |
2018 |
Progressive ECC Techniques for Phase Change Memory
|
Lu, S.-K.;Li, H.-P.;Miyase, K. |
| 國立臺灣科技大學 |
2017 |
Online slack-Time binning for IO-registered die-To-die interconnects
|
Zheng, C.-C;Huang, S.-Y;Lu, S.-K;Wang, T.-C;Tsai, K.-H;Cheng, W.-T. |
| 國立臺灣科技大學 |
2017 |
Adaptive block-based refresh techniques for mitigation of data retention faults and reduction of refresh power
|
Lu, S.-K.;Huang, Huang H.-K. |
| 國立臺灣科技大學 |
2017 |
Electrical tests for capacitive open defects in assembled PCBs
|
Alia, F.A.B.;Odoriba, A.;Hashizume, M.;Yotsuyanagi, H.;Lu, S.-K. |
| 國立臺灣科技大學 |
2017 |
Electrical test of resistive and capacitive open defects at data bus in 3D memory IC
|
Hashizume, M.;Shiraishi, Y.;Yotsuyanagi, H.;Yokoyama, H.;Tada, Tada T.;Lu, S.-K. |
| 國立臺灣科技大學 |
2017 |
Resistive open defects detected by interconnect testing based on charge volume injected to 3D ICs
|
Ohtani, K.;Osato, N.;Hashizume, M.;Yotsuyanagi, H.;Lu, S.-K. |
| 國立臺灣科技大學 |
2017 |
A built-in current sensor made of a comparator of offset cancellation type for electrical interconnect tests of 3D ICs
|
Kanda, M.;Hashizume, M.;Yotsuyanagi, H.;Lu, S.-K. |
显示项目 16-25 / 70 (共7页)
<< < 1 2 3 4 5 6 7 > >>
每页显示[10|25|50]项目
|
