臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

关于TAIR
	计画说明

浏览
	典藏机构
	作者
	题名
	日期
	统计图表
	机构即时统计
	学术趋势

消息
	2019臺灣學術機構典藏研討會
	機構典藏系統RC7版本已發佈

著作权
	出版社及期刊政策查询
	TAIR著作权会议记录

相关连结
	機構典藏計畫網站
	ROAR
	OpenDOAR
	SHERPA
	OAIster
	JAIRO
	Ira
	DSPACE
	RWWR
	臺大學術典藏NTU Scholars

"lu s k"的相关文件

回到依作者浏览
依题名排序	依日期排序

显示项目 26-70 / 70 (共2页)
1 2 > >>
每页显示[10|25|50]项目

机构	日期	题名	作者
國立臺灣科技大學	2016	A Framework for Third Party Android Marketplaces to Identify Repackaged Apps	Lo, N.-W;Lu, S.-K;Chuang, Y.-H.
國立臺灣科技大學	2016	Integrated heterogeneous infrastructure for indoor positioning	Ma, Y.-W;Chen, J.-L;Tsai, Y.-H;Chou, P.-C;Lu, S.-K;Kuo, S.-Y.
國立臺灣科技大學	2016	Integration of Hard Repair Techniques with ECC for Enhancing Fabrication Yield and Reliability of Embedded Memories	Lu, S.-K;Tsai, C.-J;Hashizume, M.
國立臺灣科技大學	2016	A built-in electrical test circuit for detecting open leads in assembled PCB circuits	Miyabe, T;Hashizume, M;Yotsuyanagi, H;Lu, S.-K;Roth, Z.
國立臺灣科技大學	2016	Electrical interconnect test of solder joint part with boundary scan flip flops and a built-in test circuit	Hashizume, M;Ikiri, Y;Konishi, T;Yotsuyanagi, H;Lu, S.-K.
國立臺灣科技大學	2016	Enhanced Built-In Self-Repair Techniques for Improving Fabrication Yield and Reliability of Embedded Memories	Lu, S.-K;Tsai, C.-J;Hashizume, M.
國立臺灣科技大學	2016	A built-in test circuit for electrical interconnect testing of open defects in assembled PCBs	Widiant, Hashizume M;Suenaga, Suenaga S;Yotsuyanagi, H;Ono, A;Lu, S.-K;Roth, Z.
國立臺灣科技大學	2016	A power supply circuit for interconnect tests based on injected charge volume of 3D IC	Ohtani, K;Hashizume, M;Suga, D;Yotsuyanagi, H;Lu, S.-K.
國立臺灣科技大學	2016	A built-in defective level monitor of resistive open defects in 3D ICs with logic gates	Hashizume, M;Odoriba, A;Yotsuyanagi, H;Lu, S.-K.
國立臺灣科技大學	2016	Testability for resistive open defects by electrical interconnect test of 3D ICs without boundary scan flip flops	Ali, F.A.B;Hashizume, M;Ikiri, Y;Yotsuyanagi, H;Lu, S.-K.
國立臺灣科技大學	2016	Adaptive ECC Techniques for Yield and Reliability Enhancement of Flash Memories	Lu, S.-K;Zhong, S.-X;Hashizume, M.
國立臺灣科技大學	2016	An enhanced built-in self-repair technique for yield and reliability improvement of embedded memories	Lu, S.-K;Lin, H.-W;Hashizume, M.
國立臺灣科技大學	2015	Address scrambling and data inversion techniques for yield enhancement of NROM-Based ROMs	Lu, S.-K.;Li, T.-L.;Hashizume, M.;Chen, J.-L.
國立臺灣科技大學	2015	Electrical interconnect test method of 3D ICs by injected charge volume	Suga, D.;Hashizume, M.;Yotsuyanagi, H.;Lu, S.-K.
國立臺灣科技大學	2015	Hybrid scrambling technique for increasing the fabrication yield of NROM-Based ROMs	Lu, S.-K.;Lin, S.-L.;Lin, H.-W.;Hashizume, M.
國立臺灣科技大學	2015	Electrical interconnect test of 3D ICs made of dies without ESD protection circuits with a built-in test circuit	Nanbara, K.;Odoriba, A.;Hashizume, M.;Yotsuyanagi, H.;Lu, S.-K.
國立臺灣科技大學	2015	A testable design for electrical interconnect tests of 3D ICs	Odoriba, A.;Umezu, S.;Hashizume, M.;Yotsuyanagi, H.;Ali, F.A.B.;Lu, S.-K.
國立臺灣科技大學	2015	An enhanced built-in self-repair technique for yield and reliability improvement of embedded memories	Lu, S.-K;Lin, H.-W;Hashizume, M.
國立臺灣科技大學	2015	Electrical interconnect test method of 3D ICs without boundary scan flip flops	Hashizume, M;Umezu, S;Ikiri, Y;Ali, F.A.B;Yotsuyanagi, H;Lu, S.-K.
國立臺灣科技大學	2014	A power saving mechanism for multimedia streaming services in cloud computing	Ma, Y.-W.;Chen, J.-L.;Chou, C.-H.;Lu, S.-K.
國立臺灣科技大學	2013	Testable design for electrical testing of open defects at interconnects in 3D ICs	Hashizume, M.;Konishi, T.;Yotsuyanag, H.;Lu, S.-K.
國立臺灣科技大學	2013	Error-tolerance evaluation and design techniques for motion estimation computing arrays	Lu, S.-K.;Chen, M.-C.;Chen, Y.-C.
國立臺灣科技大學	2013	Efficient test and repair architectures for 3D TSV-based random access memories	Lu, S.-K.;Lu, U.-C.;Pong, S.-W.;Cheng, H.-C.
國立臺灣科技大學	2013	Reduction method of number of electromagnetic simulation times for estimating output voltage at hard open TSV in 3D IC	Haraguchi, E.;Hashizume, M.;Manabe, K.;Yotsuyanagi, H.;Tada, T.;Lu, S.-K.;Roth, Z.
國立臺灣科技大學	2013	Built-in IDDT appearance time sensor for detecting open faults in 3D IC	Suenaga, S.;Hashizume, M.;Yotsuyanagi, H.;Tada, T.;Lu, S.-K.
國立臺灣科技大學	2013	Fault scrambling techniques for yield enhancement of embedded memories	Lu, S.-K.;Jheng, H.-C.;Hashizume, M.;Huang, J.-L.;Ning, P.
國立臺灣科技大學	2013	DFT for supply current testing to detect open defects at interconnects in 3D ICs	Suenaga, S.;Hashizume, M.;Yotsuyanagi, H.;Lu, S.-K.;Roth, Z.
國立臺灣科技大學	2013	An efficient test and repair flow for yield enhancement of one-time-programming NROM-based ROMs	Li, T.-L.;Hashizume, M.;Lu, S.-K.
國立臺灣科技大學	2013	Synergistic reliability and yield enhancement techniques for embedded SRAMs	Lu, S.-K.;Huang, H.-H.;Huang, J.-L.;Ning, P.
國立臺灣科技大學	2012	Efficient built-in self-repair techniques for multiple repairable embedded RAMs	Lu, S.-K.;Wang, Z.-Y.;Tsai, Y.-M.;Chen, J.-L.
國立臺灣科技大學	2012	Improving reusability of test symbols for test data compression	Lu, S.-K.;Huang, Y.-C.
國立臺灣科技大學	2012	Scrambling and data inversion techniques for yield enhancement of NROM-Based ROMs	Lu, S.-K.;Li, T.-L.;Ning, P.
國立臺灣科技大學	2012	On test and repair of 3D random access memory	Wu, C.-W.; Lu, S.-K.; Li, J.-F.
國立臺灣科技大學	2012	Yield enhancement techniques for 3-dimensional random access memories	Lu, S.-K.;Chang, T.-W.;Hsu, H.-Y.
國立臺灣科技大學	2011	Speeding Up Emulation-Based Diagnosis Techniques for Logic Cores	Lu, S.K.;Chen, Y.M.;Huang, S.Y.;Wu, C.W.
國立臺灣科技大學	2009	Wireless built-in self-repair architectures for embedded RAMs	Wang Z.-Y; Tsai Y.-M.; Hsiao Y.-C.; Lu S.-K.
國立臺灣科技大學	2009	Built-in self-repair techniques for heterogeneous memory cores	Wang Z.-Y.; Tsai Y.-M.; Lu S.-K.
國立臺灣大學	1993-05	Enhancing testability of VLSI arrays for fast Fourier transform	Lu, S.-K.; Wu, C.-W.; Kuo, S.-Y.
國立臺灣大學	1992-03	Testable Design of Systolic Arrays for Discrete Cosine Transform	Lu, S. K.; Wu, C. W.; 郭斯彥; Lu, S. K.; Wu, C. W.; Kuo, Sy-Yen
臺大學術典藏	1992-03	Testable Design of Systolic Arrays for Discrete Cosine Transform	Wu, C. W.; Lu, S. K.; Kuo, Sy-Yen; Lu, S. K.; Wu, C. W.; 郭斯彥; Lu, S. K.; Kuo, Sy-Yen
國立臺灣大學	1992	Design of Easily Testable VLSI Arrays for Discrete Cosine Transform	Lu, S. K.; Wu, C. W.; 郭斯彥; Lu, S. K.; Wu, C. W.; Kuo, Sy-Yen
臺大學術典藏	1992	Design of Easily Testable VLSI Arrays for Discrete Cosine Transform	Lu, S. K.; Wu, C. W.; Kuo, Sy-Yen; Lu, S. K.; Wu, C. W.; 郭斯彥; Kuo, Sy-Yen
國立臺灣大學	1991-08	Design and Evaluation of Fault-Tolerant Interleaved Memory Systems	郭斯彥; Louri, A.; Liang, S. C.; Lu, S. K.; Wu, C. W.; Kuo, Sy-Yen; Louri, A.; Liang, S. C.; Lu, S. K.; Wu, C. W.
臺大學術典藏	1991-08	Design and Evaluation of Fault-Tolerant Interleaved Memory Systems	Lu, S. K.; Wu, C. W.; Kuo, Sy-Yen; Liang, S. C.; 郭斯彥; Liang, S. C.; Louri, A.; Louri, A.; Liang, S. C.; Lu, S. K.; Wu, C. W.; Kuo, Sy-Yen
國立臺灣大學	1988	Reproduction of Lobsters	Lu, S. K.; 郭欽明; Lu, S. K.; Kuo, Ching-Ming

显示项目 26-70 / 70 (共2页)
1 2 > >>
每页显示[10|25|50]项目

	English \| 正體中文 \| 简体中文 \| 总笔数 :0
	造访人次 : 51781493 在线人数 : 957 教育部委托研究计画计画执行:国立台湾大学图书馆