臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

	English \| 正體中文 \| 简体中文 \| 总笔数 :2818750
	造访人次 : 28369104 在线人数 : 573 教育部委托研究计画计画执行:国立台湾大学图书馆

搜寻范围

进阶搜寻

登入

管理

臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

关于TAIR
	计画说明

浏览
	典藏机构
	作者
	题名
	日期
	统计图表
	机构即时统计
	学术趋势

消息
	2019臺灣學術機構典藏研討會
	機構典藏系統RC7版本已發佈

著作权
	出版社及期刊政策查询
	TAIR著作权会议记录

相关连结
	機構典藏計畫網站
	ROAR
	OpenDOAR
	SHERPA
	OAIster
	JAIRO
	Ira
	DSPACE
	RWWR
	臺大學術典藏NTU Scholars

"m c shiau"的相关文件

回到依作者浏览
依题名排序	依日期排序

显示项目 1-10 / 10 (共1页)
1
每页显示[10|25|50]项目

机构	日期	题名	作者
修平科技大學	2004-03	BJT peak voltage detector	M. C. Shiau
修平科技大學	2003-12	Peak voltage detector with leakage current compensation	M. C. Shiau
修平科技大學	2000-03	Design of the sense amplifier circuit for Read Only Memory	M. C. Shiau
修平科技大學	1999-08	A low noise design for output buffer circuit	M. C. Shiau
修平科技大學	1999-03	The signal delay in interconnection lines considering the effects of small-geometry CMOS inverters	M. C. Shiau;C. Y. Wu
修平科技大學	1999-02	Design of the novel input buffer circuits	M. C. Shiau
修平科技大學	1999-02	Design of the Novel Input Buffer Circuits	H. Z. Chen;M. C. Shiau
修平科技大學	1993-12	Power dissipation models and performance improvement techniques for CMOS inverters with RC line and tree interconnections	M. C. Shiau;H. C. Tang
修平科技大學	1990-10	Delay models and speed improvement techniques for RC tree interconnections among small-geometry CMOS inverters	C. Y. Wu;M. C. Shiau
修平科技大學	1990-09	General and efficient timing models for CMOS AND-OR-INVERTER and OR-AND-INVERTER gates	C. Y. Wu;M. C. Shiau

显示项目 1-10 / 10 (共1页)
1
每页显示[10|25|50]项目