臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

	English \| 正體中文 \| 简体中文 \| 總筆數 :2823024
	造訪人次 : 30268796 線上人數 : 1046 教育部委託研究計畫計畫執行:國立臺灣大學圖書館

搜尋範圍

進階搜尋

登入

管理

臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

關於TAIR
	計畫說明

瀏覽
	典藏機構
	作者
	題名
	日期
	統計圖表
	機構即時統計
	學術趨勢

消息
	2019臺灣學術機構典藏研討會
	機構典藏系統RC7版本已發佈

著作權
	出版社及期刊政策查詢
	TAIR著作權會議記錄

相關連結
	機構典藏計畫網站
	ROAR
	OpenDOAR
	SHERPA
	OAIster
	JAIRO
	Ira
	DSPACE
	RWWR
	臺大學術典藏NTU Scholars

"m c shiau"的相關文件

回到依作者瀏覽
依題名排序	依日期排序

顯示項目 1-10 / 10 (共1頁)
1
每頁顯示[10|25|50]項目

機構	日期	題名	作者
修平科技大學	2004-03	BJT peak voltage detector	M. C. Shiau
修平科技大學	2003-12	Peak voltage detector with leakage current compensation	M. C. Shiau
修平科技大學	2000-03	Design of the sense amplifier circuit for Read Only Memory	M. C. Shiau
修平科技大學	1999-08	A low noise design for output buffer circuit	M. C. Shiau
修平科技大學	1999-03	The signal delay in interconnection lines considering the effects of small-geometry CMOS inverters	M. C. Shiau;C. Y. Wu
修平科技大學	1999-02	Design of the novel input buffer circuits	M. C. Shiau
修平科技大學	1999-02	Design of the Novel Input Buffer Circuits	H. Z. Chen;M. C. Shiau
修平科技大學	1993-12	Power dissipation models and performance improvement techniques for CMOS inverters with RC line and tree interconnections	M. C. Shiau;H. C. Tang
修平科技大學	1990-10	Delay models and speed improvement techniques for RC tree interconnections among small-geometry CMOS inverters	C. Y. Wu;M. C. Shiau
修平科技大學	1990-09	General and efficient timing models for CMOS AND-OR-INVERTER and OR-AND-INVERTER gates	C. Y. Wu;M. C. Shiau

顯示項目 1-10 / 10 (共1頁)
1
每頁顯示[10|25|50]項目