|
Taiwan Academic Institutional Repository >
Browse by Author
|
"parng tai ming"
Showing items 11-35 of 48 (2 Page(s) Totally) 1 2 > >> View [10|25|50] records per page
國立臺灣大學 |
1993-02 |
A new method of identifying critical paths for performance optimization
|
Huang, Shiang-Tang; Parng, Tai-Ming; Shyu, Jyuo-Min |
國立臺灣大學 |
1993 |
非同步電路設計合成之研究(II)
|
龐台銘; 林呈祥; Parng, Tai-Ming; Lin, Chen-Shang |
國立臺灣大學 |
1992 |
高階行為規格的分析與驗證
|
龐台銘; Parng, Tai-Ming |
國立臺灣大學 |
1992 |
智慧型超大型積體電路設計自動化系統(V)
|
闕志達; 龐台銘; 馮武雄; 楊武純; 林呈祥; 賴飛羆(Lai, Fei-Pei); 陳良基(Chen, Liang-Gee); 陳少傑(Chen, Sao-Jie); 郭斯彥(Kuo, Sy-Yen); Chiueh, Tzi-Dar; Parng, Tai-Ming; 馮武雄; Yang, Wu-Chun; Lin, Chen-Shang; 賴飛羆(Lai, Fei-Pei); 陳良基(Chen, Liang-Gee); 陳少傑(Chen, Sao-Jie); 郭斯彥(Kuo, Sy-Yen) |
國立臺灣大學 |
1991-11 |
A new approach to solving false path problem in timing analysis
|
Huang, Shiang-Tang; Parng, Tai-Ming; Shyu, Jyuo-Min |
國立臺灣大學 |
1991-05 |
Using timed Boolean algebra to solve false path problem in timing analysis
|
Huang, Shiang-Tang; Parng, Tai-Ming; Shyu, Jyuo-Ming |
國立臺灣大學 |
1991-02 |
An automatic synthesizer for CMOS operational amplifiers
|
Kuo, Chin-Yuan; Chen, Liang-Gee; Parng, Tai-Ming |
臺大學術典藏 |
1991-02 |
An automatic synthesizer for CMOS operational amplifiers
|
Kuo, Chin-Yuan; Chen, Liang-Gee; Parng, Tai-Ming; Kuo, Chin-Yuan; Chen, Liang-Gee; Parng, Tai-Ming |
國立臺灣大學 |
1991 |
以目標導向為基礎的電路設計
|
龐台銘; Parng, Tai-Ming |
國立臺灣大學 |
1991 |
以規劃為基底之數位鐘晶片合成
|
龐台銘; Parng, Tai-Ming |
國立臺灣大學 |
1991 |
以規劃為基礎之串列通訊晶片合成
|
龐台銘; Parng, Tai-Ming |
國立臺灣大學 |
1991 |
智慧型超大型積體電路設計自動化系統(III)
|
楊武純; 陳良基; 賴飛羆; 龐台銘; 楊武純; 陳良基; 賴飛羆; Parng, Tai-Ming |
國立臺灣大學 |
1991 |
智慧型超大型積體電路設計自動化系統(二)
|
龐台銘; Parng, Tai-Ming |
國立臺灣大學 |
1991 |
總計畫:超級電腦之研究發展 分項計劃名稱:1.平行電腦象棋機 2.高頻數位電路分析與佈局設計
|
郭德盛; 龐台銘; Kuo, Te-Son; Parng, Tai-Ming |
國立臺灣大學 |
1991 |
ASG: Automatic schematic generator
|
Jehng, Yeu-Shen; Chen, Liang-Gee; Parng, Tai-Ming |
國立臺灣大學 |
1991 |
MARS:Zero-Delay Branch List Access Architecture
|
賴飛羆; Horng, Cheun-Jing; Parng, Tai-Ming; Lai, Fei-Pei; Horng, Cheun-Jing; Parng, Tai-Ming |
臺大學術典藏 |
1991 |
MARS:Zero-Delay Branch List Access Architecture
|
Parng, Tai-Ming; Lai, Fei-Pei; Horng, Cheun-Jing; 賴飛羆; Horng, Cheun-Jing; Parng, Tai-Ming; Lai, Fei-Pei; Horng, Cheun-Jing |
國立臺灣大學 |
1990-11 |
A memory management unit and cache controller for the MARS system
|
Lai, Feipei; Wu, Chyuan-Yow; Parng, Tai-Ming |
國立臺灣大學 |
1990-04 |
MARS performance evaluation with different interconnection networks
|
Lai, Feipei; Tzeng, Lea-Ming; Chang, Thom-Ling; Parng, Tai-Ming |
淡江大學 |
1990-03 |
MARS: aRISC-based architecture for Lisp
|
Lee, Hung-Chang; Lai, Feipei; Tsai, Jenn-yuan; Parng, Tai-ming |
國立臺灣大學 |
1990 |
智慧型超大型積體電路設計自動化系統;自動化發展架構之建立,電路圖自動產生器
|
龐台銘; Parng, Tai-Ming |
國立臺灣大學 |
1990 |
MARS: a RISC-based architecture for Lisp
|
Lee, Hung-Chang; Lai, Feipei; Tsai, Jenn-Yuan; Parng, Tai-Ming |
國立臺灣大學 |
1989-10 |
MARS-a RISC-based architecture for LISP
|
Lee, Hung-Chang; Lai, Feipei; Tsai, Jenn-Yuan; Parng, Tai-Ming; Li, Yu-Gang |
國立臺灣大學 |
1989-05 |
MARS-Multiprocessor architecture reconciling symbolic with numerical processing-a CPU ensemble with zero-delay branch/jump
|
Jang, Gia-Shuh; Lai, Feipei; Lee, Hung-Chang; Maa, Yeong-Chang; Parng, Tai-Ming; Tsai, Jenn-Yuan |
國立臺灣大學 |
1989 |
智慧型超大型積體電路設計自動化系統;自動化發展架構之建立. 階層式設計資料庫之行為環境
|
龐台銘; Parng, Tai-Ming |
Showing items 11-35 of 48 (2 Page(s) Totally) 1 2 > >> View [10|25|50] records per page
|