English  |  正體中文  |  简体中文  |  總筆數 :2850591  
造訪人次 :  44693052    線上人數 :  1009
教育部委託研究計畫      計畫執行:國立臺灣大學圖書館
 
臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)
關於TAIR

瀏覽

消息

著作權

相關連結

"ren jian wei"的相關文件

回到依作者瀏覽
依題名排序 依日期排序

顯示項目 1-25 / 59 (共3頁)
1 2 3 > >>
每頁顯示[10|25|50]項目

機構 日期 題名 作者
國立交通大學 2014-12-12T02:16:28Z 低功率內嵌式簡化指令集處理器設計 陳振敏; Chen, Zhen-Min; 任建葳; Ren, Jian-Wei
國立交通大學 2014-12-12T02:14:17Z 用於視訊處理之晶片內建記憶模組設計 張添烜; Zhang, Tian Xuan; 任建葳; Ren, Jian Wei
國立交通大學 2014-12-12T02:09:30Z 一個超大型積體電路陣列系統合成器 鄭文俊; ZHENG, WEN-JUN; 任建葳; REN, JIAN-WEI
國立交通大學 2014-12-12T02:09:28Z 適用於視訊處理之資料運算元的設計 洪仁勝; HONG, REN-SHENG; 任建葳; REN, JIAN-WEI
國立交通大學 2014-12-12T02:09:27Z 波導管線化設計及其在乘算器上之應用 朱尚祖; ZHU, SHANG-ZU; 任建葳; REN, JIAN-WEI
國立交通大學 2014-12-12T02:09:27Z 一個具有多重功能之陣列處理機設計 郭建成; GUO, JIAN-CHENG; 任建葳; REN, JIAN-WEI
國立交通大學 2014-12-12T02:08:31Z 超大型積體電路陳列的設計與應用 劉啟民; LIU,QI-MIN; 任建葳; REN,JIAN-WEI
國立交通大學 2014-12-12T02:07:52Z 多功能陣列處理器設計 單福峰; Shan, Fu-Feng; 任建葳; Ren, Jian-Wei
國立交通大學 2014-12-12T02:07:21Z 高速 IIR濾波器之架構設計 聞士傑; WEN,SHI-JIE; 任建葳; REN,JIAN-WEI
國立交通大學 2014-12-12T02:07:17Z 中文報紙切割的專家系統 張志偉; ZHANG,ZHI-WEI; 張文鐘; 任建葳; ZHANG,WEN-ZHONG; REN,JIAN-WEI
國立交通大學 2014-12-12T02:07:11Z 邏輯陣列的錯誤偵測與定位 陳雲; CHEN,YUN; 任建葳; REN,JIAN-WEI
國立交通大學 2014-12-12T02:07:09Z 機動性目標追蹤的架構設計 蔡文浩; CAI,WEN-HAO; 任建葳; REN,JIAN-WEI
國立交通大學 2014-12-12T02:07:08Z 超大型積體電路陣列系統的自動化設計 黃東浩; HUANG,DONG-HAO; 任建葳; REN,JIAN-WEI
國立交通大學 2014-12-12T02:07:06Z 波束聚合的陣列架構設計 林景祥; LIN,JING-XIANG; 任建葳; REN,JIAN-WEI
國立交通大學 2014-12-12T02:07:01Z 多階形態學的VLSI架構及其應用 陳宗信; CHEN,ZONG-XIN; 任建葳; REN,JIAN-WEI
國立交通大學 2014-12-12T02:07:00Z 多功能陣列處理器設計 單福峰; DAN,FU-FENG; 任建葳; REN,JIAN-WEI
國立交通大學 2014-12-12T02:05:53Z 超大型積體電路陣列的切割方法 林燕欽; LIN, YAN-QIN; 任建葳; REN, JIAN-WEI
國立交通大學 2014-12-12T02:05:53Z 線相FIR 濾波器之電腦輔助設計 徐世民; XU, SHI-MIN; 任建葳; REN, JIAN-WEI
國立交通大學 2014-12-12T02:05:53Z 類神經記憶 胡逸光; HU, YI-GUANG; 任建葳; REN, JIAN-WEI
國立交通大學 2014-12-12T02:05:50Z 位元式內積器之設計及應用 黃文強; HUANG, WEN-QIANG; 任建葳; REN, JIAN-WEI
國立交通大學 2014-12-12T02:05:44Z 一種移動目標偵測器之超大型積體電路結構 楊博雄; YANG, BO-XIONG; 任建葳; REN, JIAN-WEI
國立交通大學 2014-12-12T02:05:44Z 心縮陣列與其資料流模型 蒯定明; KUAI, DING-MING; 任建葳; REN, JIAN-WEI
國立交通大學 2014-12-12T02:05:44Z 分散式即時系統的容錯時鐘同步 劉振家; LIU, ZHEN-JIA; 任建葳; 辜國隆; REN, JIAN-WEI; GU, GUO-LONG
國立交通大學 2014-12-12T02:05:43Z 一個適合超大型積體電路陣列設計的工作檯 黃學偉; HUANG, XUE-WEI; 任建葳; REN, JIAN-WEI
國立交通大學 2014-12-12T02:05:14Z 多功能VLSI陣列處理機之再組 高政平; Gao, Zheng-Ping; 任建葳; Ren, Jian-Wei

顯示項目 1-25 / 59 (共3頁)
1 2 3 > >>
每頁顯示[10|25|50]項目