|
|
Taiwan Academic Institutional Repository >
Browse by Author
|
"ren jian wei"
Showing items 11-35 of 59 (3 Page(s) Totally)
1 2 3 > >>
View [10|25|50] records per page
| 國立交通大學 |
2014-12-12T02:07:11Z |
邏輯陣列的錯誤偵測與定位
|
陳雲; CHEN,YUN; 任建葳; REN,JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:07:09Z |
機動性目標追蹤的架構設計
|
蔡文浩; CAI,WEN-HAO; 任建葳; REN,JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:07:08Z |
超大型積體電路陣列系統的自動化設計
|
黃東浩; HUANG,DONG-HAO; 任建葳; REN,JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:07:06Z |
波束聚合的陣列架構設計
|
林景祥; LIN,JING-XIANG; 任建葳; REN,JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:07:01Z |
多階形態學的VLSI架構及其應用
|
陳宗信; CHEN,ZONG-XIN; 任建葳; REN,JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:07:00Z |
多功能陣列處理器設計
|
單福峰; DAN,FU-FENG; 任建葳; REN,JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:05:53Z |
超大型積體電路陣列的切割方法
|
林燕欽; LIN, YAN-QIN; 任建葳; REN, JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:05:53Z |
線相FIR 濾波器之電腦輔助設計
|
徐世民; XU, SHI-MIN; 任建葳; REN, JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:05:53Z |
類神經記憶
|
胡逸光; HU, YI-GUANG; 任建葳; REN, JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:05:50Z |
位元式內積器之設計及應用
|
黃文強; HUANG, WEN-QIANG; 任建葳; REN, JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:05:44Z |
一種移動目標偵測器之超大型積體電路結構
|
楊博雄; YANG, BO-XIONG; 任建葳; REN, JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:05:44Z |
心縮陣列與其資料流模型
|
蒯定明; KUAI, DING-MING; 任建葳; REN, JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:05:44Z |
分散式即時系統的容錯時鐘同步
|
劉振家; LIU, ZHEN-JIA; 任建葳; 辜國隆; REN, JIAN-WEI; GU, GUO-LONG |
| 國立交通大學 |
2014-12-12T02:05:43Z |
一個適合超大型積體電路陣列設計的工作檯
|
黃學偉; HUANG, XUE-WEI; 任建葳; REN, JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:05:14Z |
多功能VLSI陣列處理機之再組
|
高政平; Gao, Zheng-Ping; 任建葳; Ren, Jian-Wei |
| 國立交通大學 |
2014-12-12T02:05:05Z |
影像再取樣處理之雙層管線式設計
|
趙時進; ZHAO, SHI-JIN; 任建葳; REN, JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:05:04Z |
陣列結構的佈局合成
|
鄭光欽; ZHENG, GUANG-GIN; 任建葳; REN, JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:05:03Z |
中值濾波器的超大型積體電路設計
|
李長龍; LI, CHANG-LONG; 任建葳; REN, JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:05:03Z |
可靠度模型與其在陣列處理機上的應用
|
溫松樺; WEN, SONG-HUA; 任建葳; REN, JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:05:03Z |
多功能VLSI陣列處理機之再組
|
高政平; GOU, ZHENG-PING; 任建葳; REN, JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:05:02Z |
利用鬆弛方式之金氧半超大型積體電路時序模擬器
|
周世傑; ZHOU, SHI-JIE; 任建葳; 沈文仁; REN, JIAN-WEI; SHEN, WEN-REN |
| 國立交通大學 |
2014-12-12T02:04:57Z |
邏輯陣列與矩陣乘算器之測試
|
陳春木; CHEN, CUN-MU; 任建葳; REN, JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:04:46Z |
陣列處理器的再組與開關設計
|
黃建仁; Huang, Jian-Ren; 任建葳; Ren, Jian-Wei |
| 國立交通大學 |
2014-12-12T02:04:46Z |
VLSI 陣列編譯器之設計與實現
|
黃柏川; Huang, Bo-Chuan; 任建葳; Ren, Jian-Wei |
| 國立交通大學 |
2014-12-12T02:04:45Z |
心脈式陣列系統之合成
|
許錫淵; Xu, Xi-Yuan; 任建葳; Ren, Jian-Wei |
Showing items 11-35 of 59 (3 Page(s) Totally)
1 2 3 > >>
View [10|25|50] records per page
|
