|
"ren jian wei"的相關文件
顯示項目 21-45 / 59 (共3頁)
1 2 3 > >>
每頁顯示[10|25|50]項目
| 國立交通大學 |
2014-12-12T02:05:44Z |
一種移動目標偵測器之超大型積體電路結構
|
楊博雄; YANG, BO-XIONG; 任建葳; REN, JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:05:44Z |
心縮陣列與其資料流模型
|
蒯定明; KUAI, DING-MING; 任建葳; REN, JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:05:44Z |
分散式即時系統的容錯時鐘同步
|
劉振家; LIU, ZHEN-JIA; 任建葳; 辜國隆; REN, JIAN-WEI; GU, GUO-LONG |
| 國立交通大學 |
2014-12-12T02:05:43Z |
一個適合超大型積體電路陣列設計的工作檯
|
黃學偉; HUANG, XUE-WEI; 任建葳; REN, JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:05:14Z |
多功能VLSI陣列處理機之再組
|
高政平; Gao, Zheng-Ping; 任建葳; Ren, Jian-Wei |
| 國立交通大學 |
2014-12-12T02:05:05Z |
影像再取樣處理之雙層管線式設計
|
趙時進; ZHAO, SHI-JIN; 任建葳; REN, JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:05:04Z |
陣列結構的佈局合成
|
鄭光欽; ZHENG, GUANG-GIN; 任建葳; REN, JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:05:03Z |
中值濾波器的超大型積體電路設計
|
李長龍; LI, CHANG-LONG; 任建葳; REN, JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:05:03Z |
可靠度模型與其在陣列處理機上的應用
|
溫松樺; WEN, SONG-HUA; 任建葳; REN, JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:05:03Z |
多功能VLSI陣列處理機之再組
|
高政平; GOU, ZHENG-PING; 任建葳; REN, JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:05:02Z |
利用鬆弛方式之金氧半超大型積體電路時序模擬器
|
周世傑; ZHOU, SHI-JIE; 任建葳; 沈文仁; REN, JIAN-WEI; SHEN, WEN-REN |
| 國立交通大學 |
2014-12-12T02:04:57Z |
邏輯陣列與矩陣乘算器之測試
|
陳春木; CHEN, CUN-MU; 任建葳; REN, JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:04:46Z |
陣列處理器的再組與開關設計
|
黃建仁; Huang, Jian-Ren; 任建葳; Ren, Jian-Wei |
| 國立交通大學 |
2014-12-12T02:04:46Z |
VLSI 陣列編譯器之設計與實現
|
黃柏川; Huang, Bo-Chuan; 任建葳; Ren, Jian-Wei |
| 國立交通大學 |
2014-12-12T02:04:45Z |
心脈式陣列系統之合成
|
許錫淵; Xu, Xi-Yuan; 任建葳; Ren, Jian-Wei |
| 國立交通大學 |
2014-12-12T02:04:27Z |
陳列處理器的再組與開關設計
|
黃建仁; HUANG, JIAN-REN; 任建葳; REN, JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:04:25Z |
具共時偵錯能力之 VLSI 陣列處理器之設計
|
劉啟民; LIU, GI-MIN; 任建葳; REN, JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:04:24Z |
VLSI 陣列編譯器之設計與實現
|
黃柏川; HUANG, BO-CHUAN; 任建葳; REN, JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:04:24Z |
心脤式陣列系統之合成
|
許錫淵; XU, XI-YUAN; 任建葳; REN, JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:04:02Z |
設計與製作一個利用個人電腦為基礎的低成本通用型數位積體電路測試機
|
林功藝; Lin, Gong-Yi; 沈文仁; 李崇仁; 任建葳; Shen, Wen-Ren; Li, Chong-Ren; Ren, Jian-Wei |
| 國立交通大學 |
2014-12-12T02:03:41Z |
適合測試應用的互補式金氧半電晶體電路的等效閘級模型
|
陳竹一; CHEN, ZHU-YI; 李崇仁; 沈文仁; 任建葳; LI, CHENG-REN; SHEN, WEN-REN; REN, JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:03:40Z |
設計與製作一個利用個人電腦為基礎的低成本通用型數位積體電路測試機
|
林功藝; LIN, GONG-YI; 沈文仁; 李崇仁; 任建葳; SHEN, WEN-REN; LI, CHONG-REN; REN, JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:03:38Z |
一個用於數位電路的混合階層模擬器
|
吳敬平; WU, JIN-PING; 任建葳; 沈文仁; 李崇仁; REN, JIAN-WEI; SHEN, WEN-REN; LI, CHONG-REN |
| 國立交通大學 |
2014-12-12T02:03:08Z |
N 位元並行加法器之自動佈線圖產生法
|
楊子和; YANG, ZI-HE; 任文仁; 沈建葳; REN, WEN-REN; REN, JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:03:08Z |
CMOS大型積體電路擷取器
|
王錦煌; WANG, JIN-HUANG; 任建葳; 李崇仁; REN, JIAN-WEI; LI, CHONG-REN |
顯示項目 21-45 / 59 (共3頁)
1 2 3 > >>
每頁顯示[10|25|50]項目
|
