|
"ren jian wei"的相關文件
顯示項目 31-55 / 59 (共3頁)
<< < 1 2 3 > >>
每頁顯示[10|25|50]項目
| 國立交通大學 |
2014-12-12T02:05:02Z |
利用鬆弛方式之金氧半超大型積體電路時序模擬器
|
周世傑; ZHOU, SHI-JIE; 任建葳; 沈文仁; REN, JIAN-WEI; SHEN, WEN-REN |
| 國立交通大學 |
2014-12-12T02:04:57Z |
邏輯陣列與矩陣乘算器之測試
|
陳春木; CHEN, CUN-MU; 任建葳; REN, JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:04:46Z |
陣列處理器的再組與開關設計
|
黃建仁; Huang, Jian-Ren; 任建葳; Ren, Jian-Wei |
| 國立交通大學 |
2014-12-12T02:04:46Z |
VLSI 陣列編譯器之設計與實現
|
黃柏川; Huang, Bo-Chuan; 任建葳; Ren, Jian-Wei |
| 國立交通大學 |
2014-12-12T02:04:45Z |
心脈式陣列系統之合成
|
許錫淵; Xu, Xi-Yuan; 任建葳; Ren, Jian-Wei |
| 國立交通大學 |
2014-12-12T02:04:27Z |
陳列處理器的再組與開關設計
|
黃建仁; HUANG, JIAN-REN; 任建葳; REN, JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:04:25Z |
具共時偵錯能力之 VLSI 陣列處理器之設計
|
劉啟民; LIU, GI-MIN; 任建葳; REN, JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:04:24Z |
VLSI 陣列編譯器之設計與實現
|
黃柏川; HUANG, BO-CHUAN; 任建葳; REN, JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:04:24Z |
心脤式陣列系統之合成
|
許錫淵; XU, XI-YUAN; 任建葳; REN, JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:04:02Z |
設計與製作一個利用個人電腦為基礎的低成本通用型數位積體電路測試機
|
林功藝; Lin, Gong-Yi; 沈文仁; 李崇仁; 任建葳; Shen, Wen-Ren; Li, Chong-Ren; Ren, Jian-Wei |
| 國立交通大學 |
2014-12-12T02:03:41Z |
適合測試應用的互補式金氧半電晶體電路的等效閘級模型
|
陳竹一; CHEN, ZHU-YI; 李崇仁; 沈文仁; 任建葳; LI, CHENG-REN; SHEN, WEN-REN; REN, JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:03:40Z |
設計與製作一個利用個人電腦為基礎的低成本通用型數位積體電路測試機
|
林功藝; LIN, GONG-YI; 沈文仁; 李崇仁; 任建葳; SHEN, WEN-REN; LI, CHONG-REN; REN, JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:03:38Z |
一個用於數位電路的混合階層模擬器
|
吳敬平; WU, JIN-PING; 任建葳; 沈文仁; 李崇仁; REN, JIAN-WEI; SHEN, WEN-REN; LI, CHONG-REN |
| 國立交通大學 |
2014-12-12T02:03:08Z |
N 位元並行加法器之自動佈線圖產生法
|
楊子和; YANG, ZI-HE; 任文仁; 沈建葳; REN, WEN-REN; REN, JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:03:08Z |
CMOS大型積體電路擷取器
|
王錦煌; WANG, JIN-HUANG; 任建葳; 李崇仁; REN, JIAN-WEI; LI, CHONG-REN |
| 國立交通大學 |
2014-12-12T02:03:08Z |
數位訊號處理之功能層次模擬器
|
林世杰; LIN, SHI-JIE; 任建葳; 李崇仁; REN, JIAN-WEI; LI, CHONG-REN |
| 國立交通大學 |
2014-12-12T02:03:07Z |
字元串列式二階數位濾波器之設計
|
楊偉斌; YANG, WEI-BIN; 任建葳; 沈文仁; REN, JIAN-WEI; SHEN, WEN-REN |
| 國立交通大學 |
2014-12-12T02:03:07Z |
金氧半電晶體在暫態分析上的動態轉換曲線和CEC 方法
|
任崇民; REN, CHONG-MIN; 李崇仁; 任建葳; LI, CHONG-REN; REN, JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:03:07Z |
一個十六位元互補式金氧半大型積體電路乘法器之設計與製作
|
黃穎聰; HUANG, YING-CONG; 沈文仁; 任建葳; SHEN, WEN-REN; REN, JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:03:07Z |
串列字元式之乘法器和迴旋器的設計和製作
|
茅華; MAO, HUA; 沈文仁; 任建葳; SHEN, WEN-REN; REN, JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:03:07Z |
克利斯--為金氧半線路的林界路徑時序分析程式
|
茹季屏; RU, JI-PING; 李崇仁; 任建葳; LI, CHONG-REN; REN, JIAN-WEI |
| 國立交通大學 |
2014-12-12T02:02:49Z |
符號佈局系統之設計與製作
|
李宗琨; Li, Zong-Kun; 沈文仁; 任建葳; Shen, Wen-Ren; Ren, Jian-Wei |
| 國立交通大學 |
2014-12-12T02:02:49Z |
金氧半場效應電晶體之時序模擬器
|
周世傑; Zhou, Shi-Jie; 李崇仁; 任建威; Li, Chong-Ren; Ren, Jian-Wei |
| 國立交通大學 |
2014-12-12T02:02:49Z |
林格──一個專為金氧半數位積體電路設計的邏輯/ 時序模擬器
|
林吉聰; Lin, Ji-Cong; 任建葳; 李崇仁; Ren, Jian-Wei; Li, Chong-Ren |
| 國立交通大學 |
2014-12-12T02:02:49Z |
一個混成積體電路自動圖形佈局產生程式
|
魏志展; Wei, Zhi-Zhan; 沈文仁; 任建葳; Shen, Wen-Ren; Ren, Jian-Wei |
顯示項目 31-55 / 59 (共3頁)
<< < 1 2 3 > >>
每頁顯示[10|25|50]項目
|
