|
English
|
正體中文
|
简体中文
|
总笔数 :2818311
|
|
造访人次 :
28029778
在线人数 :
1457
教育部委托研究计画 计画执行:国立台湾大学图书馆
|
|
|
"shen pei ling"的相关文件
显示项目 1-7 / 7 (共1页) 1 每页显示[10|25|50]项目
國立臺灣大學 |
2004-12 |
Unified convolutional/turbo decoder architecture design based on triple-mode MAP/VA kernel
|
Li, Fan-Min; Shen, Pei-Ling; Wu, An-Yeu |
臺大學術典藏 |
2004-12 |
Unified convolutional/turbo decoder architecture design based on triple-mode MAP/VA kernel
|
Li, Fan-Min; Shen, Pei-Ling; Wu, An-Yeu; Li, Fan-Min; Shen, Pei-Ling; Wu, An-Yeu |
國立臺灣大學 |
2004-05 |
VLSI design of dual-mode Viterbi/turbo decoder for 3GPP
|
Huang, Kai; Li, Fan-Min; Shen, Pei-Ling; Wu, An-Yeu |
臺大學術典藏 |
2004-05 |
VLSI design of dual-mode Viterbi/turbo decoder for 3GPP
|
Huang, Kai; Li, Fan-Min; Shen, Pei-Ling; Wu, An-Yeu; Huang, Kai; Li, Fan-Min; Shen, Pei-Ling; Wu, An-Yeu |
國立臺灣大學 |
2004 |
Triple-mode MAP/VA timing analysis for unified convolutional/turbo decoder design
|
Li, Fan-Min; Shen, Pei-Ling; Wu, An-Yeu |
國立臺灣大學 |
2004 |
適用於第三代行動通訊的三模式維特比/渦輪碼解碼器之超大型積體電路設計
|
沈佩玲; Shen, Pei-Ling |
臺大學術典藏 |
2004 |
Triple-mode MAP/VA timing analysis for unified convolutional/turbo decoder design
|
Li, Fan-Min; Shen, Pei-Ling; Wu, An-Yeu; Li, Fan-Min; Shen, Pei-Ling; Wu, An-Yeu |
显示项目 1-7 / 7 (共1页) 1 每页显示[10|25|50]项目
|