|
English
|
正體中文
|
简体中文
|
總筆數 :0
|
|
造訪人次 :
51018328
線上人數 :
1207
教育部委託研究計畫 計畫執行:國立臺灣大學圖書館
|
|
|
"su jun ren"的相關文件
顯示項目 1-8 / 8 (共1頁)
1
每頁顯示[10|25|50]項目
| 國立交通大學 |
2017-04-21T06:48:20Z |
Delay-Line Based Fast-Locking All-Digital Pulsewidth-Control Circuit with Programmable Duty Cycle
|
Su, Jun-Ren; Liao, Te-Wen; Hung, Chung-Chih |
| 國立交通大學 |
2014-12-12T02:38:11Z |
全數位快速鎖定且具可程式工作週期之脈寬調變電路
|
蘇俊仁; Su, Jun-Ren; 洪崇智; Hung, Chung-Chih |
| 國立交通大學 |
2014-12-08T15:35:46Z |
Sub-Sampling Charge Pump and Random Pulsewidth Matching Technique for Frequency Synthesizer
|
Liao, Te-Wen; Su, Jun-Ren; Hung, Chung-Chih |
| 國立交通大學 |
2014-12-08T15:35:45Z |
Ring-VCO Based Low Noise and Low Spur Frequency Synthesizer
|
Liao, Te-Wen; Su, Jun-Ren; Hung, Chung-Chih |
| 國立交通大學 |
2014-12-08T15:31:30Z |
All-Digital Fast-Locking Pulsewidth-Control Circuit With Programmable Duty Cycle
|
Su, Jun-Ren; Liao, Te-Wen; Hung, Chung-Chih |
| 國立交通大學 |
2014-12-08T15:29:24Z |
Spur-Reduction Frequency Synthesizer Exploiting Randomly Selected PFD
|
Liao, Te-Wen; Su, Jun-Ren; Hung, Chung-Chih |
| 國立交通大學 |
2014-12-08T15:28:41Z |
Low-Spur Technique For Integer-N Phase-Locked Loop
|
Liao, Te-Wen; Su, Jun-Ren; Hung, Chung-Chih |
| 國立交通大學 |
2014-12-08T15:28:28Z |
Random Pulsewidth Matching Frequency Synthesizer With Sub-Sampling Charge Pump
|
Liao, Te-Wen; Chen, Chia-Min; Su, Jun-Ren; Hung, Chung-Chih |
顯示項目 1-8 / 8 (共1頁)
1
每頁顯示[10|25|50]項目
|
