|
English
|
正體中文
|
简体中文
|
總筆數 :0
|
|
造訪人次 :
50952238
線上人數 :
805
教育部委託研究計畫 計畫執行:國立臺灣大學圖書館
|
|
|
"su k w"的相關文件
顯示項目 116-125 / 130 (共13頁)
<< < 4 5 6 7 8 9 10 11 12 13 > >>
每頁顯示[10|25|50]項目
| 國立臺灣大學 |
1997-10 |
Compact current model for mesa-isolated fully-depleted ultrathin SOI NMOS devices considering sidewall-related narrow channel effects
|
Kuo, J.B.; Su, K.W. |
| 臺大學術典藏 |
1997-10 |
Compact current model for mesa-isolated fully-depleted ultrathin SOI NMOS devices considering sidewall-related narrow channel effects
|
Kuo, J.B.; Su, K.W.; Kuo, J.B.; Su, K.W.; KuoJB |
| 國立臺灣大學 |
1996-09 |
Analytical current conduction model for accumulation-mode SOI PMOS devices
|
Su, K.W.; Kuo, J.B. |
| 國立臺灣大學 |
1995-10 |
An analytical delayed-turn-off model for 6H-SiC buried-channel NMOS devices considering incomplete ionization
|
Su, K.W.; Kuo, J.B. |
| 國立臺灣大學 |
1995-10 |
Accumulation-type vs. inversion-type: narrow channel effect in VLSI mesa-isolated fully-depleted ultra-thin SOI PMOS devices
|
Su, K.W.; Kuo, J.B. |
| 國立臺灣大學 |
1995-09 |
A high-speed 1.5 V clocked BiCMOS latch for BiCMOS dynamic pipelined digital logic VLSI systems
|
Kuo, J.B.; Lou, J.H.; Su, K.W. |
| 臺大學術典藏 |
1995-09 |
A high-speed 1.5 V clocked BiCMOS latch for BiCMOS dynamic pipelined digital logic VLSI systems
|
Kuo, J.B.; Lou, J.H.; Su, K.W.; Kuo, J.B.; Lou, J.H.; Su, K.W.; KuoJB |
| 國立臺灣大學 |
1994-12 |
A 1.5 V 10 MHz BiCMOS quasi-digital vector modulator for wireless communication IC
|
Su, K.W.; Chen, Y.G.; Lai, C.S.; Kuo, J.B.; Wu, J.S.; Tso, H.W. |
| 國立臺灣大學 |
1994-06 |
A BiCMOS dynamic multiplier using Wallace tree reduction architecture and 1.5 V full-swing BiCMOS dynamic logic circuit
|
Kuo, J.B.; Su, K.W.; Lou, J.H. |
| 臺大學術典藏 |
1994-06 |
A BiCMOS dynamic multiplier using Wallace tree reduction architecture and 1.5 V full-swing BiCMOS dynamic logic circuit
|
Kuo, J.B.; Su, K.W.; Lou, J.H.; Kuo, J.B.; Su, K.W.; Lou, J.H.; KuoJB |
顯示項目 116-125 / 130 (共13頁)
<< < 4 5 6 7 8 9 10 11 12 13 > >>
每頁顯示[10|25|50]項目
|
