|
English
|
正體中文
|
简体中文
|
總筆數 :0
|
|
造訪人次 :
50977843
線上人數 :
968
教育部委託研究計畫 計畫執行:國立臺灣大學圖書館
|
|
|
"su ming chiuan"的相關文件
顯示項目 1-6 / 6 (共1頁)
1
每頁顯示[10|25|50]項目
| 國立交通大學 |
2019-04-03T06:40:10Z |
A Varactor-Based All-Digital Multi-Phase PLL with Random-Sampling Spur Suppression Techniques
|
Chang, Chia-Wen; Lo, Kai-Yu; Ibrahim, Hossameldin A.; Su, Ming-Chiuan; Chu, Yuan-Hua; Jou, Shyh-Jye |
| 國立交通大學 |
2015-11-26T00:55:33Z |
應用於序列傳輸系統之突發式時脈資料回復電路與全數位式展頻時脈產生器
|
蘇明銓; Su, Ming-Chiuan; 周世傑; 陳巍仁; Jou, Shyh-Jye; Chen, Wei-Zen |
| 國立交通大學 |
2015-07-21T08:31:06Z |
A 10Gbps, 1.24pJ/bit, Burst-Mode Clock and Data Recovery with Jitter Suppression
|
Su, Ming-Chiuan; Chen, Wei-Zen; Wu, Pei-Si; Chen, Yu-Hsian; Lee, Chao-Cheng; Jou, Shyh-Jye |
| 國立交通大學 |
2015-07-21T08:29:26Z |
A Low-Jitter Cell-Based Digitally Controlled Oscillator With Differential Multiphase Outputs
|
Su, Ming-Chiuan; Jou, Shyh-Jye; Chen, Wei-Zen |
| 國立交通大學 |
2015-07-21T08:28:41Z |
A 10-Gb/s, 1.24 pJ/bit, Burst-Mode Clock and Data Recovery With Jitter Suppression
|
Su, Ming-Chiuan; Chen, Wei-Zen; Wu, Pei-Si; Chen, Yu-Hsiang; Lee, Chao-Cheng; Jou, Shyh-Jye |
| 國立交通大學 |
2014-12-12T01:27:13Z |
適用於展頻時脈產生器之全數位鎖相迴路
|
蘇明銓; Su, Ming-Chiuan; 周世傑; Jou, Shyh-Jye |
顯示項目 1-6 / 6 (共1頁)
1
每頁顯示[10|25|50]項目
|
