English  |  正體中文  |  简体中文  |  總筆數 :0  
造訪人次 :  51917792    線上人數 :  1354
教育部委託研究計畫      計畫執行:國立臺灣大學圖書館
 
臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)
關於TAIR

瀏覽

消息

著作權

相關連結

"tai yi lee"的相關文件

回到依作者瀏覽
依題名排序 依日期排序

顯示項目 1-10 / 27 (共3頁)
1 2 3 > >>
每頁顯示[10|25|50]項目

機構 日期 題名 作者
元智大學 2013-06 Fire Computer-Simulated Fire Scene Verification of Entertainment Establishments Cherng-Shing Lin; Te-Chi Chen; Tai-Yi Lee
元智大學 2013-05 Fire Computer-Simulated Fire Scene Verification of Entertainment Establishments Cherng-Shing Lin; Te-Chi Chen; Tai-Yi Lee
元智大學 2012 台中市ALA PUB火災火場驗證與逃生避難模擬研究 李泰儀; Tai-Yi Lee
國立中山大學 2009-07 Improving Reliability and Diminishing Parasitic Capacitance Effects in a Vertical Transistor with Embedded Gate Jyi-Tsong Lin;Chih-Hao Kuo;Tai-Yi Lee;Yi-Chuen Eng;Tzu-Feng Chang;Po-Hsieh Lin;Hsuan-Hsu Chen
國立中山大學 2009-06 The impact of Junction Depth on Vertical Sidewall MOSFETs with Embedded Gate Chih-Hao Kuo;Jyi-Tsong Lin;Tai-Yi Lee;Yi-Chuen Eng;Tzu-Feng Chang;Po-Hsieh Lin;Hsuan-Hsu Chen;Chih-Hung Sun;Hsien-Nan Chiu
國立中山大學 2009-05 An Improved Vertical Embedded Sidewall-Gate MOSFET for Reducing Parasitic Capacitance and Suppressing Kink Effects Chih-Hao Kuo;Jyi-Tsong Lin;Tai-Yi Lee;Yi-Chuen Eng;Tzu-Feng Chang
國立中山大學 2009-04 A Vertical Transistor with Embedded Gate for Reducing Parasitic Overlap Capacitance Chih-Hao Kuo;Jyi-Tsong Lin;Tai-Yi Lee;Yi-Chuen Eng;Tzu-Feng Chang
國立中山大學 2008-10 Novel Vertical Sidewall MOSFETs with Embedded Gate Tai-Yi Lee;Jyi-Tsong Lin;Kao-Cheng Lin
國立中山大學 2008-05 A 2-D simulation study and characterization of a novel vertical SOI MOSFET with a smart source body tie Jyi-Tsong Lin;Tai-Yi Lee;Kao-Cheng Lin
國立中山大學 2008-05 The Novel Embedded Vertical Sidewall MOSFETs Jyi-Tsong Lin;Tai-Yi Lee;Kao-Cheng Lin

顯示項目 1-10 / 27 (共3頁)
1 2 3 > >>
每頁顯示[10|25|50]項目