臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

	English \| 正體中文 \| 简体中文 \| 總筆數 :2853502
	造訪人次 : 45168986 線上人數 : 831 教育部委託研究計畫計畫執行:國立臺灣大學圖書館

搜尋範圍

進階搜尋

登入

管理

臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

關於TAIR
	計畫說明

瀏覽
	典藏機構
	作者
	題名
	日期
	統計圖表
	機構即時統計
	學術趨勢

消息
	2019臺灣學術機構典藏研討會
	機構典藏系統RC7版本已發佈

著作權
	出版社及期刊政策查詢
	TAIR著作權會議記錄

相關連結
	機構典藏計畫網站
	ROAR
	OpenDOAR
	SHERPA
	OAIster
	JAIRO
	Ira
	DSPACE
	RWWR
	臺大學術典藏NTU Scholars

"ting sheng chao"的相關文件

回到依作者瀏覽
依題名排序	依日期排序

顯示項目 1-7 / 7 (共1頁)
1
每頁顯示[10|25|50]項目

機構	日期	題名	作者
國立高雄師範大學	2010-03	A Pseudo Fractional-N Clock Generator with 50% Duty Cycle Output	Wei-Bin Yang;Yu-Lung Lo;Ting-Sheng Chao; 羅有龍
國立高雄師範大學	2009-09	Designing Ultra-Low Voltage PLL Using a Bulk-Driven Technique	Ting-Sheng Chao;Yu-Lung Lo;Wei-Bin Yang;Kuo-Hsing Cheng; 羅有龍
義守大學	2009-09	A Wide-VDD Embedded SRAM for Dynamic Voltage Asynchronous Systems	Shu-Meng Yang;Meng-Fan Chang;Kung-Ting Chen;Wen-Chin Wu;Yuan-Hua Chu;Ting-Sheng Chao;Ming-Bin Chen;Ping-Cheng Chen
國立高雄師範大學	2009-06	High-Speed and Ultra-Low-Voltage Divide-by-4/5 Counter for Frequency Synthesizer	Yu-Lung Lo;Wei-Bin Yang;Ting-Sheng Chao;Kuo-Hsing Cheng; 羅有龍
國立高雄師範大學	2009-05	Designing an Ultralow-Voltage Phase-Locked Loop Using a Bulk-Driven Technique	Yu-Lung Lo;Wei-Bin Yang;Ting-Sheng Chao;Kuo-Hsing Cheng; 羅有龍
國立高雄師範大學	2008-08	Ultra-Low-Voltage Phase-Locked Loop with Bulk-Input VCO	Yu-Lung Lo;Wei-Bin Yang;Ting-Sheng Chao;Jiunn-Way Miaw;Jing-Shiuan Huang;Kuo-Hsing Cheng; 羅有龍
國立高雄師範大學	2007-11	Analysis and Design of Ultra Low VDD Circuit	Ting-Sheng Chao;Chung-Yu Chang;Yu-Lung Lo; 羅有龍

顯示項目 1-7 / 7 (共1頁)
1
每頁顯示[10|25|50]項目