English  |  正體中文  |  简体中文  |  总笔数 :2822924  
造访人次 :  30046670    在线人数 :  1171
教育部委托研究计画      计画执行:国立台湾大学图书馆
 
臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)
关于TAIR

浏览

消息

著作权

相关连结

"y j yeh"的相关文件

回到依作者浏览
依题名排序 依日期排序

显示项目 1-10 / 25 (共3页)
1 2 3 > >>
每页显示[10|25|50]项目

机构 日期 题名 作者
臺大學術典藏 2018-09-10T05:26:57Z Automatic Partitioner for Behavior Level Distributed Logic Simulation K. H. Chang; J. Y. Kang; H. W. Wang; W. T. Tu; Y. J. Yeh; S. Y. Kuo; SY-YEN KUO
臺大學術典藏 2018-09-10T04:59:13Z Techniques to Reduce Synchronization in Distributed Parallel Logic Simulation K. H. Chang; W. T. Tu; H. W. Wang; Y. J. Yeh; S. Y. Kuo; SY-YEN KUO
臺大學術典藏 2018-09-10T04:59:12Z A Temporal Assertion Extension to Verilog K. H. Chang; W. T. Tu; Y. J. Yeh; S. Y. Kuo; SY-YEN KUO
臺大學術典藏 2018-09-10T04:59:10Z Automatic Partitioner for Distributed Parallel Logic Simulation K. H. Chang; H. W. Wang; Y. J. Yeh; S. Y. Kuo; SY-YEN KUO
臺大學術典藏 2018-09-10T04:59:10Z System Level Assertion-Based Verification Environment for PCI/PCI-X and PCI-Express C. C; Yu; K. H. Chang; Y. J. Yeh; S. Y. Kuo; SY-YEN KUO
臺大學術典藏 2018-09-10T04:35:24Z A PCI-X Verification Environment Using C and Verilog K. H. Chang; Y. C. Su; W. T. Tu; Y. J. Yeh; S. Y. Kuo; SY-YEN KUO
臺大學術典藏 2018-09-10T04:35:24Z A Tag-Augmented Temporal Logic Checker K. H. Chang; W. T. Tu; Y. J. Yeh; S. Y. Kuo; SY-YEN KUO
臺大學術典藏 2018-09-10T04:35:23Z Automatic Partitioner for Distributed Simulation K. H. Chang; W. T. Tu; Y. J. Yeh; S. Y. Kuo; SY-YEN KUO
臺大學術典藏 2018-09-10T04:15:11Z An Optimization-based Multiple-Voltage Scaling Technique for Low Power CMOS Digital Design Y. J. Yeh; S. Y. Kuo; SY-YEN KUO
臺大學術典藏 2018-09-10T03:50:21Z An Optimization-Based Low-Power Voltage Scaling Techniques Using Multiple Supply Voltages Y. J. Yeh; S. Y. Kuo; SY-YEN KUO

显示项目 1-10 / 25 (共3页)
1 2 3 > >>
每页显示[10|25|50]项目