臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

	English \| 正體中文 \| 简体中文 \| 总笔数 :2856745
	造访人次 : 53842540 在线人数 : 1159 教育部委托研究计画计画执行:国立台湾大学图书馆

搜寻范围

进阶搜寻

登入

管理

臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

关于TAIR
	计画说明

浏览
	典藏机构
	作者
	题名
	日期
	统计图表
	机构即时统计
	学术趋势

消息
	2019臺灣學術機構典藏研討會
	機構典藏系統RC7版本已發佈

著作权
	出版社及期刊政策查询
	TAIR著作权会议记录

相关连结
	機構典藏計畫網站
	ROAR
	OpenDOAR
	SHERPA
	OAIster
	JAIRO
	Ira
	DSPACE
	RWWR
	臺大學術典藏NTU Scholars

"y p chen"的相关文件

回到依作者浏览
依题名排序	依日期排序

显示项目 21-31 / 31 (共2页)
1 2 > >>
每页显示[10|25|50]项目

机构	日期	题名	作者
國立中山大學	2002	Design of an inter-plane circuit for clocked PLAs	C.C. Wang;Y.H. Hsueh;Y.T. Chien;Y.P. Chen
國立中山大學	2002	Bulk polymerization of styrene and 4-methylstyrene with Cp*Ti(OBu) 3 /MAO/TIBA Catalyst	Y.P. Chen;J.L. Hong
國立中山大學	2001-09	An area-saving 3-dimensional decoder structure for ROMs	C.C. Wang;Y.H. Hsueh;Y.P. Chen
亞洲大學	2001-01	A Theoretical Aspect of a Stochastic Sketching for Global Optimization	J.T. Horng;Y.P. Chen;C.Y. Kao
國立中山大學	2000-11	Design of an inner-product processor for hardware realization of multi-valued exponential bidirectional associative memory	C.C. Wang;C.J. Huang; Y.P. Chen
國立中山大學	2000-06	A practical load-optimized VCO design for low-jitter 5V 500 MHz digital phase-locked loop	C.C. Wang;Y.T. Chien;Y.P. Chen
國立中山大學	2000-05	Design of an inter-plane circuit for clocked PLAs	C.C. Wang;Y.T. Chien;Y.P. Chen
國立中山大學	2000	Design of an inner-product processor for hardware realization of multi-valued exponential bidirectional associative memory	C.C. Wang;C.J. Huang;Y.P. Chen
國立中山大學	2000	A practical load-optimized VCO design for low-jitter 5V 500 MHz digital phase-locked loop	C.C. Wang;Y.T. Chien;Y.P. Chen
國立中山大學	1999-06	A practical load-optimized VCO design for low-jitter 5V 500 MHz digital phase-locked loop	C.C. Wang;Y.T. Chien;Y.P. Chen
國立中山大學	1999-05	Power-saving fast half-swing inter-plane circuit for clocked PLAs	C.C. Wang;Y.T. Chien;Y.P. Chen

显示项目 21-31 / 31 (共2页)
1 2 > >>
每页显示[10|25|50]项目