|
English
|
正體中文
|
简体中文
|
总笔数 :2856565
|
|
造访人次 :
53392085
在线人数 :
860
教育部委托研究计画 计画执行:国立台湾大学图书馆
|
|
|
"yan jin tai"的相关文件
显示项目 1-10 / 96 (共10页)
1 2 3 4 5 6 7 8 9 10 > >>
每页显示[10|25|50]项目
| 國立交通大學 |
2020-07-01T05:21:48Z |
Construction of Delay-Driven GNR Routing Tree
|
Yan, Jin-Tai; Yen, Chia-Heng |
| 國立交通大學 |
2019-04-02T06:04:49Z |
Feasible Assignment of Micro-Bumps in 3D ICs
|
Yan, Jin-Tai; Yen, Chia-Heng |
| 國立交通大學 |
2017-04-21T06:49:38Z |
Timing-Constrained Yield-Driven Redundant Via Insertion
|
Yan, Jin-Tai; Chen, Zhi-Wei; Chiang, Bo-Yi; Lee, Yu-Min |
| 國立交通大學 |
2014-12-12T02:14:17Z |
在聚集晶元佈局上K-方電路分割,擺置改良,區域定義和繞線順序設計之設計
|
顏金泰; Yan, Jin Tai; 蕭培墉; Xiao, Pei Yong |
| 國立交通大學 |
2014-12-12T02:06:45Z |
一個(M+1)位元迴饋分割式通訊協定
|
顏金泰; YAN,JIN-TAI; 簡榮宏; JIAN,RONG-HONG |
| 國立交通大學 |
2014-12-08T15:24:49Z |
Floorplan-aware decoupling capacitance budgeting on equivalent circuit model
|
Yan, Jin-Tai; Lin, Kai-Ping; Luo, Yue-Fong |
| 國立交通大學 |
2014-12-08T15:24:49Z |
Optimal shielding insertion for inductive noise avoidance
|
Yan, Jin-Tai; Lin, Kuen-Ming; Chen, Yen-Hsiang |
| 國立交通大學 |
2014-12-08T15:02:59Z |
Block-Level Thermal Model for Floorplan Stage in VLSI Design Flow
|
Lin, Shun-Hua; Yan, Jin-Tai; Chiueh, Herming |
| 中華大學 |
2013 |
Routability-Constrained Multi-Bit Flip-Flop Construction for Clock Power Reduction
|
顏金泰; YAN, JIN-TAI |
| 中華大學 |
2013 |
Assignment of Adjustable Delay Buffers for Clock Skew Minimization in Multi-Voltage Mode Designs
|
顏金泰; YAN, JIN-TAI |
显示项目 1-10 / 96 (共10页)
1 2 3 4 5 6 7 8 9 10 > >>
每页显示[10|25|50]项目
|
