|
English
|
正體中文
|
简体中文
|
總筆數 :2832279
|
|
造訪人次 :
33703659
線上人數 :
974
教育部委託研究計畫 計畫執行:國立臺灣大學圖書館
|
|
|
"yang wei bin"的相關文件
顯示項目 71-79 / 79 (共4頁)
<< < 1 2 3 4 > >>
每頁顯示[10|25|50]項目
| 淡江大學 |
2001-09 |
A difference detector PFD for low jitter PLL
|
鄭國興; Cheng, Kuo-hsing; Yao, Tse-hua; Jiang, Shu-yu; Yang, Wei-bin |
| 淡江大學 |
2001-05-06 |
A low-power high driving ability voltage control oscillator used in PLL
|
鄭國興; Cheng, Kuo-hsing; Yang, Wei-bin; Chung, Chun-fu |
| 淡江大學 |
1999-09-05 |
The suggestion for CFS CMOS buffer
|
Cheng, Kuo-hsing; Yang, Wei-bin |
| 淡江大學 |
1999-08 |
A Low-Power CMOS Output Buffer
|
Cheng, Kuo-Hsing; Yang, Wei-Bin |
| 淡江大學 |
1999-03 |
The charge-transfer feedback-controlled split-path CMOS buffer
|
Cheng, Kuo-hsing; Yang, Wei-bin; Huang, Hong-yi |
| 淡江大學 |
1997-11-29 |
Low-voltage-swing low-power CMOS buffer
|
鄭國興; Cheng, Kuo-hsing; Yang, Wei-bin |
| 淡江大學 |
1997-08-21 |
A 1.2V 32-bit CMOS adder design using convertional 5V CMOS process
|
鄭國興; Cheng, Kuo-hsing; Yang, Wei-bin; Laiw, Yii-yih |
| 淡江大學 |
1997-08 |
The Charge-Transfer Feedback-Controlled Split-Path CMOS Buffer
|
Cheng, Kuo-Hsing; Yang, Wei-Bin; Huang, Hong-Yi |
| 淡江大學 |
1997-08 |
A 1.2V 32-bit CMOS Adder Design Using Conventional 5V CMOS Process
|
Cheng, Kuo-Hsing; Yee, Liow Yu; Liaw, Yii-Yih; Yang, Wei-Bin |
顯示項目 71-79 / 79 (共4頁)
<< < 1 2 3 4 > >>
每頁顯示[10|25|50]項目
|
