臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

	English \| 正體中文 \| 简体中文 \| 總筆數 :2818750
	造訪人次 : 28396763 線上人數 : 664 教育部委託研究計畫計畫執行:國立臺灣大學圖書館

搜尋範圍

進階搜尋

登入

管理

臺灣學術機構典藏系統 (Taiwan Academic Institutional Repository, TAIR)

關於TAIR
	計畫說明

瀏覽
	典藏機構
	作者
	題名
	日期
	統計圖表
	機構即時統計
	學術趨勢

消息
	2019臺灣學術機構典藏研討會
	機構典藏系統RC7版本已發佈

著作權
	出版社及期刊政策查詢
	TAIR著作權會議記錄

相關連結
	機構典藏計畫網站
	ROAR
	OpenDOAR
	SHERPA
	OAIster
	JAIRO
	Ira
	DSPACE
	RWWR
	臺大學術典藏NTU Scholars

"yi yu liu"的相關文件

回到依作者瀏覽
依題名排序	依日期排序

顯示項目 1-10 / 15 (共2頁)
1 2 > >>
每頁顯示[10|25|50]項目

機構	日期	題名	作者
元智大學	Oct-14	A hybrid method for segmented test data compression	Lung-Jen Lee; Wang-Dauh Tseng; Yi-Yu Liu
元智大學	Mar-15	A hybrid method for segmented test data compression	Lung-Jen Lee; Wang-Dauh Tseng; Yi-Yu Liu
元智大學	2020/8/4	Improved Tree-Based Logic Encryption for Resisting SAT Attack and Removal Attack	陳勇志; Yi-Chun Tsai; Yi-Yu Liu
元智大學	2016-03-14	A novel cache-utilization based dynamic voltage frequency scaling (DVFS) mechanism for reliability enhancements	Yen-Hao Chen; Yi-Lun Tang; Yi-Yu Liu; Allen C. H. Wu; TingTing Hwang
元智大學	2015-03-16	Counter-based victim cache hit rate optimization	Li-Yen Chang; Chen-Hua Suo; Yi-Yu Liu
元智大學	2014-01	Hybrid LUT and SOP reconfigurable architecture	Po-Yang Hsu; Yung-Chih Chen; Yi-Yu Liu
元智大學	2014-01	Buffer design and assignment algorithm for structured ASIC optimization	Po-Yang Hsu; Yi-Yu Liu
元智大學	2014-01	Hybrid LUT and SOP reconfigurable architecture	Po-Yang Hsu; Yung-Chih Chen; Yi-Yu Liu
元智大學	2013-10-21	Memory management for dual-addressing memory architecture	Ting-Wei Hung; Yen-Hao Chen; Yi-Yu Liu
元智大學	2013-07	Routability optimization for crossbar-switch structured ASIC design	Mei-Hsiang Tsai; Po-Yang Hsu; Hung-Yi Li; Yi-Huang Hung; Yi-Yu Liu

顯示項目 1-10 / 15 (共2頁)
1 2 > >>
每頁顯示[10|25|50]項目