|
顯示項目 63461-63470 / 2346473 (共234648頁)
<< < 6342 6343 6344 6345 6346 6347 6348 6349 6350 6351 > >>
每頁顯示[10|25|50]項目
| 國立臺灣大學 |
1985-09 |
海域平台管構接頭解析模式之區劃
|
李常聲; 陳俊亮; Li, Chang-Sheng; 陳俊亮 |
| 國立臺灣大學 |
1985-09 |
宋蜀刻南華真經
|
潘美月; Pan, Mei-Yueh |
| 國立臺灣大學 |
1985-09 |
蝨子之流行及其防治方法
|
王正雄; Wang, Cheng-Hsung |
| 國立臺灣大學 |
1985-09 |
Automatic VLSI Circuit Synthesizer System Vol.1:A Programming Logic Array (PLA) Reduction and Generation System
|
馮武雄; Parng, T. P.; 于惠中; Chen, S. J.; Sun, L. F.; Feng, Wu-Shiung; Parng, T. P.; Yu, Hui-Jung; Chen, S. J.; Sun, L. F. |
| 國立臺灣大學 |
1985-09 |
Automatic VLSI Circuit Synthesizer System Vol.2:Data Path Synthesizer
|
馮武雄; Parng, T. P.; 于惠中; Chen, S. J.; Sun, L. F.; Feng, Wu-Shiung; Parng, T. P.; Yu, Hui-Jung; Chen, S. J.; Sun, L. F. |
| 國立臺灣大學 |
1985-09 |
Automatic VLSI Circuit Synthesizer System Vol.3:Design and Imple Mentation of a Hardware Compiler Optimizer
|
馮武雄; Parng, T. P.; 于惠中; Chen, S. J.; Sun, L. F.; Feng, Wu-Shiung; Parng, T. P.; Yu, Hui-Jung; Chen, S. J.; Sun, L. F. |
| 國立臺灣大學 |
1985-09 |
Design Verification System Vol. 1:Design and Implementation of a Mixed-Level Logic Simulator
|
于惠中; 龐台銘; 馮武雄; Chen, S. J.; Wu, J. K.; 于惠中; 龐台銘; Feng, Wu-Shiung; Chen, S. J.; Wu, J. K. |
| 國立臺灣大學 |
1985-09 |
Design Verification System Vol. 2:the Knowledge-Based Microcomputer System Troubleshooter
|
于惠中; 龐台銘; 馮武雄; Chen, S. J.; Wu, J. K.; 于惠中; 龐台銘; Feng, Wu-Shiung; Chen, S. J.; Wu, J. K. |
| 國立臺灣大學 |
1985-09 |
Frequency Domain Analysis of Power System Dynamic Stability, Phase I
|
許源浴; Hsu, Yuan-Yih |
| 國立臺灣大學 |
1985-09 |
Integrated VLSI Design System - MPC Chip Design
|
Parng, T. P.; 于惠中; 馮武雄; Lee, J. S.; Lin, S.; Ho, H. J.; Parng, T. P.; Yu, Hui-Jung; Feng, Wu-Shiung; Lee, J. S.; Lin, S.; Ho, H. J. |
顯示項目 63461-63470 / 2346473 (共234648頁)
<< < 6342 6343 6344 6345 6346 6347 6348 6349 6350 6351 > >>
每頁顯示[10|25|50]項目
|
